数字电路逻辑设计 第3章2 MOS管.pptVIP

  1. 1、本文档共37页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路逻辑设计 第3章2 MOS管

MOS管除分N沟道、P沟道外,还分增强型和耗尽型。 增强型栅压VGS为0无沟道,耗尽型栅压VGS为0有沟道。 1、MOS管的基本结构 以N沟道增强型为例 源、漏极结构对称,可以互换使用 P衬 P型衬底,N型沟道 2、 N沟道增强型MOS管的工作特点: 3、转移特性和跨导gm VGS 和 IDS的关系 通常用跨导表示: ? I DS gm= ———— ? VGS VDS=常数 它代表VGS对 IDS的 控制能力。gm与沟道宽 度和长度有关。 沟道宽 度越宽、长度越短,g m 越大,控制能力越强。 4、MOS 管的输入电阻和输入电容 MOS管的输入阻抗指栅极到源极(或漏极)的电阻, 由于有SiO2绝缘层的阻隔,电阻极大,通常在1012欧姆以 上。作为静态负载对前级几乎没有什么影响。 MOS管的栅极、源极之间有很小的寄生电容,称为 输入电容,虽然很小(几P或更小),但由于输入阻抗 极高,漏电流很小,所以可用来暂时存储信息(如动态 RAM)。 (二)、MOS 反相器 MOS反相器有四种形式,我们只讲E/E型、CMOS反相器。 E/E MOS 反相器有两个增强型MOS 管组成,一个作为输入管,一个作为负载管,两个管子的特性(如跨导)完全不同。 由N沟道管构成的反相器叫NMOS反相器。 见图: E/E MOS 反相器的特点: 单一电源,结构简单。 负载管TL始终饱和,速度慢,功耗大。 高电平不为VDD,有所损失。 输出高低电平,取决于两管跨导之比。负载管跨导小, 电阻大,影响工作速度。 (1)当Vi<2V,TN截止,TP导通,Vo≈VDD=10V。 1.CMOS逻辑门电路的系列 (1)基本的CMOS——4000系列。 (2)高速的CMOS——HC系列。 (3)与TTL兼容的高速CMOS——HCT系列。 2.CMOS逻辑门电路主要参数的特点 (1)VOH(min)=0.9VDD; VOL(max)=0.01VDD。 所以CMOS门电路的逻辑摆幅(即高低电平之差)较大。 (2)阈值电压Vth约为VDD/2。 (3)CMOS非门的关门电平VOFF为0.45VDD,开门电平VON为0.55VDD。因此,其高、低电平噪声容限均达0.45VDD。 (4)CMOS电路的功耗很小,一般小于1 mW/门; (5)因CMOS电路有极高的输入阻抗,故其扇出系数很大,可达50。 (2)对于或非门及或门,多余输入端应接低电平,比如直接接地;也可以与有用的输入端并联使用。 本章小结 VDD T′P TN F T′N A EN 反相器+控制门的另一种形式 特点:增加TNˊ和 与非门 TNˊ截止,与非门输出为1,TPˊ也截止。上、下都不通。悬空,是高阻态。 TNˊ导通,与非门开放,F = A 。 ③反相器+传输门 EN是高有效。 TG导通 TG截止,F为高阻。 C 是低有效。 EN = 1: EN = 0: A VDD TG 1 F 后级为与或非门,经过逻辑变换,可得: CMOS异或门电路 由两级组成,前级为或非门,输出为 CMOS逻辑门电路的系列及主要参数 多余输入端的处理 (1)对于与非门及与门,多余输入端应接高电平。如直接接电源正端,在前级驱动能力允许时,也可以与有用的输入端并联使用。 使用时,直接删除本页! 精品课件,你值得拥有! 精品课件,你值得拥有! 使用时,直接删除本页! 精品课件,你值得拥有! 精品课件,你值得拥有! * * 目的:更好的使用CMOS集成电路, D G S D G S 栅极电压VGS小于开启电压VGS(th)时,无沟道形成,漏极电流ID为0。VDS爱多大多大!(截止区) 栅极电压VGS大于等于开启电压VGS(th)时,沟道形成,有ID形成,分两种情况: a、VDS较大,大于 VGS — VGS(th),ID随VGS的增加而增加。但很快VDS 已使 ID 饱和,没什么影响了。 (饱和区) b、VDS较小,小于VGS — VGS(th),ID随VGS的增加也增加,但与VDS的大小密切相关。 或者也可以这样说:对某一VGS,ID随VDS线性增加,且VGS越

文档评论(0)

xiaolan118 + 关注
实名认证
文档贡献者

你好,我好,大家好!

版权声明书
用户编号:7140162041000002

1亿VIP精品文档

相关文档