EDA实验八报告.docVIP

实验八 使用Verilog语言完成简单状态机的设计 一、实验目的 学习和掌握简单状态机的设计方法 二、实验原理 根据课本第8章的内容熟悉两段式或三段式状态机设计的方法，掌握状态编码的方法。 三、实验内容 编写一段程序，使用状态机实现彩灯控制器。 要求： 1．设置一个彩灯启动停止控制键，控制彩灯的启动与停止。 2．设置一个彩灯花型控制按键，实现两种花型的切换。 3．自己设定彩灯花型。 程序设计： module c_led(clk5M,start,chan,out,clk50ms); input clk5M,start,chan; output [7:0]out; output clk50ms; parameter i1=249; parameter i2=999; reg [9:0]t1,t2; reg k; reg clk50ms; reg [7:0]out,q1,q2; parameter s0=0,s1=1,s2=2,s3=3,s4=4,s5=5,s6=6,s7=7,s8=8,s9=9,s10=10,s11=11,s12=12, s13=13,s14=14,s15=15; reg [15:0]c_s1,n_s1,c_s2,n_s2; always @(posedge clk5M)begin if(t1=i1) t1=t1+1b1; else t1=1b0; if(t1==i1) k=k+1b1;end always @(posedge k)begin if(t2=i2) t2=t2+1b1; else t2=1b0; if(t2==i2) clk50ms=clk50ms+1b1;end always @(posedge clk50ms)begin //主控时序过程 if(start) begin c_s1=n_s1;c_s2=n_s2;end else begin c_s1=s0;c_s2=s0;end end always @(chan)begin if(chan) out=q1; else out=q2;end always @(c_s1,n_s1)begin //主控组合过程 case(c_s1) s0 : begin q1=8n_s1=s15;end s1 : begin q1=8n_s1=s14;end s2 : begin q1=8n_s1=s13;end s3 : begin q1=8n_s1=s12;end s4 : begin q1=8n_s1=s11;end s5 : begin q1=8n_s1=s10;end s6 : begin q1=8n_s1=s9;end s7 : begin q1=8n_s1=s8;end s8 : begin q1=8n_s1=s15;end s9 : begin q1=8n_s1=s7;end s10 : begin q1=8n_s1=s6;end s11 : begin q1=8n_s1=s5;end s12 : begin q1=8n_s1=s4;end s13 : begin q1=8n_s1=s3;end s14 : begin q1=8n_s1=s2;end s15 : begin q1=8n_s1=s1;end endcase end always @(c_s2,n_s2)begin case(c_s2) s0 : begin q2=8n_s2=s1;end s1 : begin q2=8n_s2=s2;end s2 : begin q2=8n_s2=s3;end s3 : begin q2=8n_s2=s4;end s4 : begin q2=8n_s2=s5;end s5 : begin q2=8n_s2=s6;end s6 : begin q2=8n_s2=s7;end s7 : begin q2=8n_s2=s0;end endcase end endm