08输入输出系统.pptVIP

8.3.4DMA(直接存储器存取)方式 1.DMA 传送原理 DMA 方式是直接用硬件控制数据在外设和存储器之间传送. CPU首先DMA控制器初始化,告诉其数据的传送方向,当外设准备好数据时,DMAC向CPU发出总线请求,让其暂让总线控制权.响应后让出总线并通知DMAC.收到后驱动总线并发出读写信号,进行连续的数据传送,完成后把总线交给CPU. 2.DMACD基本功能 (1)能接受外设的DMA请求信号DREQ,并能向DMA响应信号DACK. (2)能向CPU发出总线请求信号,并能接受总线控制权. (3)能发出地址信息对存储器寻址并能修改地址指针. (4)能发出读写等控制信号. (5)能决定传诵的字节数,并能判断访问信号是否结束. (6)能发出DMA结束信号,释放总线,使CPU正常工作. 3.DMAC结构 图 图8.24 DMA 控制器方框图 DMA工作波形 图 图8.25 DMA工作过程波形图 8.3.5IOP(输入输出处理机)方式 IOP不是一台独立的计算机，而是计算机系统中的一个部件。IOP可以和CPU并行工作，提供高速的DMA处理能力，实现数据的高速传送。此外，有些IOP还提供数据的变换，搜索和字装配/分拆能力。 图8.26 8089 IOP的基本结构 8.4 简单的输入/输出接口芯片 8.4.1 芯片功能简介 在外设接口电路中，经常需要对传输过程中的信息进行放大、隔离以及锁存，能实现上述功能的接口芯片最简单的就是缓冲器、数据收发器和锁存器。 8.4.1.1 74系列器件 （1）74XXX——标准TTL; （2）74LXXX——低功耗TTL; （3）74SXXX——肖特基型TTL; （4）74LSXXX——低功耗肖特基型TTL; （5）74ALSXXX——高性能型TTL; （6）74FXXX——高速TTL。 对于相同编号（XXX）、不同类型的芯片，其逻辑功能完全一样。 8.4.1.2 锁存器74LS373 S373是一种8D锁存74L器，具有三态驱动输出，其逻辑电路及引脚图如下: 图8.27 74LS373 锁存器 74LS372的功能 当使能端G为高电平时，同时输出允许端为低电平，则输出Q=输入D. 当使能端G为低电平，而输出允许端也为低电平时，则输出Q=Q0（原状态，即使能端G由高电平变为低电平前，输出端Q的状态，这就是“锁存”的意义）。 当输出允许端为高电平时，不论使能端G为何值，输出端Q总为高阻态。 74LS373锁存器主要用于锁存地址信息、数据信息以及DMA页面地址信息等。 8.4.1.3 缓冲器74LS244 74LS244是一种三态输出的八缓冲器和线驱动器，该芯片的逻辑电路图和引脚图如下: 图8.28 74LS244 缓冲器 8.4.1.4 数据收发器74LS245 74LS245是一种三态双向的8总线收发器，其逻辑电路图和引脚图如下: 图8.29 74LS245 总线收发器 8.4.2 芯片应用举例 8.4.2.1 74LS373用于LED（发光二极管）接口 有一LED（发光二极管）接口如图8.30所示，图中8个LED通过74LS373锁存器同8086 CPU连接，LED是一种当外加电压（加于阳极与阴极之间，阳极加高电位）超过额定电压时能产生可见光的器件。欲使LED发光，必须使LED的阴极加上低电平，即8086 的数据总线输出低电平，可用OUT Y0，AL指令来实现这一功能。 图 图8.30 LED接口 8.4.2.2 用于一般的总线驱动电路 在8086系统中，由于存贮器和I/O接口较多，必需在CPU总线和系统总线之间加接总线驱动电路，要求在加接驱动电路后CPU仍能进行常规的存贮器读写、I/O读写、中断响应、总线请求响应（即HLDA有效）以及在RESET有效时的相应的操作。试设计一个总线驱动器电路，要求被驱动的总线信号包括20位地址总线、16位数据总线以及控制总线中的、、M/、ALE、和。 解题分析： (1) 按题意，根据8086总线信号的特点，CPU总线中的双重总线信号A16/S3～A19/S6、AD0～AD16以及 /S7，必需采用锁存器来锁存和驱动，可以利用已学过的锁存器74LS373三片来实现，而AD0～AD15同时通过数据收发器74LS245（两片），用来驱动双向数据信号；而单向的控制信号、、M/、ALE和等只需采用缓冲器74LS244即可。 (2) 确定了采用的主要器件后，连接中的关键问题是这三种器件中的控制信号如何连接。 总线驱动电路 图 图8.31 总线驱动电路 所谓接口就是微处理器CPU与外部设备、存储器或者两种外部设备之间或者两种机器之间通过系统总线进行连接的逻辑电路，它是CPU与外界进行信