第六章 mos管数字集成电路子系统设计.pptVIP

集成电路设计导论 第一部分 理论课 第一章 绪言 1．1 集成电路的发展 1．2 集成电路分类 1．3 集成电路设计 第二章 MOS晶体管 2．1 MOS晶体管结构 2．2 MOS晶体管工作原理 2．3 MOS晶体管的电流电压关系 2．4 MOS晶体管主要特性参数 2．5 MOS晶体管的SPICE模型 第三章 MOS管反相器 3．1 引言 3．2 NMOS管反相器 3．3 CMOS反相器 3．4 动态反相器 3．5 延迟 3．6 功耗 第四章 半导体集成电路基本加工工艺与设计规则 4.1 引言 4.2 集成电路基本加工工艺 4.3 CMOS工艺流程 4.4 设计规则 4.5 CMOS反相器的闩锁效应 4.6 版图设计 第五章 MOS管数字集成电路基本逻辑单元设计 5.1 NMOS管逻辑电路 5.2 静态CMOS逻辑电路 5.3 MOS管改进型逻辑电路 5.4 MOS管传输逻辑电路 5.5 触发器 5.6 移位寄存器 5.7 输入输出（I/O）单元 第六章 MOS管数字集成电路子系统设计 6.1 引言 6.2 加法器 6.3 乘法器 6.4 存储器 6.5 PLA 第七章 MOS管模拟集成电路设计基础 7.1 引言 7.2 MOS管模拟集成电路中的基本元器件 7.3 MOS模拟集成电路基本单元 7.4 MOS管模拟集成电路版图设计 第八章 集成电路的测试与可测性设计 8.1 引言 8.2 模拟集成电路测试 8.3 数字集成电路测试 8.4 数字集成电路的可测性测试 第二部分 实验课 1、数字集成电路 （1）不同负载反相器的仿真比较； （2）静态CMOS逻辑门电路仿真分析； （3）设计CMOS反相器版图； （4）设计D触发器及其版图； （5）设计模16的计数器及其版图（可选）。 2、模拟集成电路 设计一个MOS放大电路（可选） 。 图6.3.1 乘法运算 6.3.1 简单乘法器 图6.3.2 简单的四位二进制乘法器 被乘数移位寄存器组F由七个移位寄存器构成，分别称为F0、F1、F2、F3、F4、F5和F6，如图6.3.3（a）所示。乘数移位寄存器组L由四个寄存器构成，分别称为L0、L1、L2和L3，如图6.3.4（b）所示。对于被乘数移位寄存器组和乘数移位寄存器组，如果没有数据移进其中某个移位寄存器时，该移位寄存器被置为0。 （a）七个被乘数移位寄存器 （b）四个乘数移位寄存器 图6.3.3 输入移位寄存器 与门组共由七个与门组成，每一个与门实现两个一位二进制数相乘运算，如图6.3.4所示。 图6.3.4 与门实现二进制数乘法运算 图6.3.5 第一个时钟信号时的输入移位寄存器状态 图6.3.6 第一个时钟信号时的输出寄存器状态 （a）被乘数寄存器组状态 图6.3.7 第二个时钟信号到来时输入寄存器状态 （b）乘数寄存器组状态 （a）相加运算 （b）输出寄存器状态 图6.3.8 第二个时钟信号到来时累加过程 （a）被乘数寄存器组状态 （b）乘数寄存器组状态 图6.3.9 第三个时钟信号到来时输入寄存器状态 （a）相加运算 （b）输出寄存器状态 图6.3.10 第三个时钟信号到来时累加过程 （a）被乘数寄存器组状态 （b）乘数寄存器组状态 图6.3.11 第四个时钟信号到来时输入寄存器状态 （a）相加运算 （b）输出寄存器状态 图6.3.12 第四个时钟信号到来时累加过程 6.3.2 并行乘法器 图6.3.13并行四位二进制数乘法器 6.3.3 快速乘法器 图6.3.14 快速乘法器结构示意图 6.4 存储器 半导体存储器主要用于存储大量的二进制信息，可分只读存储器（ROM，Read-Only Memory）和随机存储器（RAM，Random动性Access Memory）两大类。MOS型存储器以MOS触发器或电荷存储结构为存储单元。由于MOS电路具有高集成度、工艺简单等优点，因此目前大容量存储器都采用MOS工艺制作。 存储器的主要性能指标是存储容量和存取时间。存储容量是指可以存储的二进制信息量。存取时间是指完成一次读或写操作所需要的时间。 6.4.1 ROM 只读存储器ROM是数字电路常用的一种功能部件，它不但能存储二进制信息，而且还可以实现组合逻辑的规则逻辑功能