数字电子技术基础第8章.ppt

图8.5.14　CPLD的结构框图 图8.5.3　PLD的或门表示法 图8.5.4是PLD中与门的简略表示法。图中与门P1的全部输入项接通，因此P1=A·A·B·B=0，这种状态称为与门的缺省(Default)状态。为简便起见，对于这种全部输入项都接通的缺省状态，可以用带有“×”的与门符号表示，如图中的P2=P1=0 表示缺省状态。P3中任何输入项都不接通，即所有输入都悬空，因此P3=1，也称为“悬浮1”状态。 图8.5.4　PLD中与门的简略表示法 8.5.3　低密度可编程逻辑器件 　　1．基本结构 　　LDPLD的基本结构框图如图8.5.5所示。电路的主体是由门构成的“与阵列”和“或阵列”，可以用来实现组合逻辑函数。输入电路由缓冲器组成，可以使输入信号具有足够的驱动能力，并产生互补输入信号。输出电路可以提供不同的输出结构，如直接输出(组合方式)或通过寄存器输出(时序方式)。此外,输出端口通常有三态门，可通过三态门控制数据直接输出或反馈到输入端。通常PLD电路中只有部分电路可以编程或组态，PROM、FPLA、PAL和GAL四种PLD由于编程情况和输出结构不同，因而其电路结构也不相同。 图8.5.5　LDPLD的基本结构框图 表8.5.1　四种低密度PLD的结构特点 TS、 OC TS、 OC、 H、 L TS、 I/O、 寄存器 用户定义