数字逻辑课件第4章更新6.pptVIP

* 4.6.7 加法器及其应用 － 半加器 (half-adder)： 半加器逻辑符号 － 全加器（full-adder)： 全加器逻辑符号 － 串行进位（行波 travelling wave）的并行加法器。 － 先行进位加法器 74LS283逻辑图 超前进位加法器 四位二进制数加法器 74LS283 逻辑符号 基本输入 基本输出 级联输入 （低端进位） 级联输出 （向上进位） 四位二进制数加法器 74LS283 四位二进制数加法运算 X3X2X1X0 Y3Y2Y1Y0 低位进位 四位二进制数补码加法器 如何利用加法器实现减法器？ 四位二进制数加法器 74LS283 加法运算 减法运算 “1” “0” M＝0：加法运算 M＝1：减法运算 已知： 四位加法器设计BCD代码转换电路 1）余3码转换成8421码。 解：真值表： 四位二进制数加法器 逻辑电路： 解毕。 2）2421码转换成余3码。 解：真值表如下： 逻辑条件： 四位二进制数加法器 解毕。 逻辑电路图： 四位加法器设计BCD代码转换电路 四位二进制数加法器 四位二进制数加法器 向高一位8421码运算进位 从低一位8421码运算进位 两个8421码的加法 Truth Table ? Verilog加6修正模块 修正后S Cout H3H2H1H0 未修正前S Co S3S2S1S0 和数（十进制） 1