接口与通信第一章.ppt

* 微机接口与通信 主讲：任国林 第一章 微机结构的发展 第一节 微机的整机结构 一、微机的组成 CPU 地址总线（AB） RAM I/O接口 I/O设备 ROM 数据总线（DB） 控制总线（CB） CPU与I/O设备通信—I/O接口 CPU与外部通信—总线 二、本课程内容安排 CPU如何与总线通信：CPU的信号与工作模式 CPU如何与MEM或I/O设备通信：I/O接口与译码 总线如何工作：总线标准 I/O接口如何主动与CPU通信：中断8259和DMA I/O接口的定时与计数实现：8254 I/O接口的并行通信：8255与打印机接口标准 I/O接口的串行通信：串行通信协议与8250 第二节 微处理器结构 一、8086/8088微处理器 AH AL BH BL CH CL DH DL SP BP DI SI 通 用 寄 存 器 AX BX CX DX ALU数据总线（16位） 运算寄存器 ALU 标志寄存器 EU 控制系统 执行单元EU ∑ CS DS SS ES IP 内部暂存器 1 2 3 4 5 6 数据总线 8088:8位 8086:16位 总线 控制逻辑 地址总线 20位 指令队列 8088 8086 Q总线 （8位） 指令指针 段寄存器 外部 总线 总线接口 单元BIU 1. 8086/8088引脚信号 AD0-AD7 A8-A15 A16/S3-A19/S6 S0-S2 NMI、INTR 其它信号 S4、S3的组合所代表的正在使用的寄存器 DS 1 1 CS或未使用任何段寄存器 0 1 SS 1 0 ES 0 0 当前正在使用的寄存器 S3 S4 S5：=1，CPU可响应可屏蔽中断请求； =0，CPU禁止一切可屏蔽中断请求。 S6：恒等于零。 2. 8086/8088的最小工作模式 8088总线操作 无操作 1 1 0 写内存 0 1 0 读内存 1 0 0 取指令 0 0 0 暂停 1 1 1 写I/O端口 0 1 1 读I/O端口 1 0 1 发中断响应信号 0 0 1 操作 SS0 DT/R IO/M 3. 8086/8088的最大工作模式 8288引脚图 1 2 3 4 5 6 7 8 9 10 20 19 18 17 1615 14 13 12 11 IOB CLK S1 DT/R ALE AEN MRDC AMWTC MWTC GND VCC S0 S2 MCE/PDEN DEN CEN INTA IORC AIOWC IOWC 8288在PC/XT机中的连接 ALE DT/R DEN AIOWC AMWC IORC MWTC MRDC INTA S0 S1 S2 AEN CEN CLK IOB S0 CPU S1 S2 AEN AEN CLK STB（ 8283地址锁存信号） T（ 8286数据传输方向） OE（ 8286数据总线允许） IOW（写I/O） MEMW（写存储器） IOR（读I/O） MWTC（写存储器） MEMR（读存储器） INTA（中断响应） 4. 8086/8088的存储器管理 16位段地址 16位段内偏移 : 16位段地址 16位段内偏移 （左移四位） + 20位物理地址 = 6417H∶0100H 6417H×10H + 0100H = 64170H + 0100H = 64270H 采用了内存分段的办法，内存分为若干段，段的大小根据需要决定，最大为64KB 二、Pentium微处理器 分支目标缓冲器 代码 Cache 8KB TLB 指令 指针 预取缓冲存储器 指令译码部件 256位 总 线 接 口 部 件 分页部件 64位数据总线 预取 地址 32位地址总线 控制 控 制 部 件 地址生成 （U流水线） 地址生成 （V流水线） 控制 ROM ALU （U流水线） ALU （V流水线） 整数寄存器组 桶形移位器 数据 Cache 8KB TLB 浮点部件 控制 寄存器组 加法器 除法器 乘法器 80位 80 位 分支检测和目标地址 64位数据总线 32位地址总线 32位 32位 32位 32位 32位 32位 1. Pentium的寄存器 a.通用寄存器 16位通用寄存器 高16位扩展 32位通用寄存器 EAX, EBX, ECX, EDX, ESI, EDI, EBP和ESP b.段寄存器 CS, DS, SS, ES, FS和GS c.指令指针寄存器 16位的IP 高16位扩展 32位指令指针寄存器EIP d.标志寄存器 虚拟中断挂起位 嵌套标志 I/O