汇编 定时器 DSP.docVIP

汇编实验报告 定时器 一． 工作原理 1.时钟部分 1.1 C55x时钟发生器的原理和配置方法 TMS320VC5509A的时钟发生器从CLKIN引脚输入，在内部修改这个信号（通过一个数字锁相环，PLL），来产生希望频率的输出时钟。时钟发生器将这个输出时钟（即CPU时钟）送给CPU、外设和其他C55的内部模块。也可以用可编程的时钟分频器对CPU时钟分频，在CLKOUT引脚上输出。 时钟发生器有一个时钟模式寄存器CLKMD，用来控制和监视时钟发生器。通过修改该寄存器可以触发两种主要的操作模式： 1） 旁路模式。 PLL被旁路掉，输出时钟的频率就等于输入时钟频率除以1、2、4。因为PLL模块关闭，因此该模式可以用来降低功耗。 2）锁定模式。 输入时钟既可以乘以或除以一个系数来获得期望的输出频率，并且输入时钟相位与输入信号锁定。本实验采用该模式。 2.定时器部分 2.1通用定时器介绍及其控制方法 2.1.1定时器的工作时钟 DSP内部的CPU时钟，本实验采用该方式。 引脚TIN/TOUT 利用定时器控制寄存器（TCR）中的字段FUNC可以确定时钟源和TIN/TOUT引脚的功能。 2.1.2控制方法介绍 预定标计数寄存器（PSC）由输入时钟驱动，PSC在每个输入时钟周期减1;当其减到0时，TIM减1，当TIM减到0，定时器向CPU发送一个中断请求（TINT）或向DMA控制器发送同步事件。