第03讲(可编程逻辑器件).ppt

第二章 大规模现场可编程逻辑器件 2.2 基于SRAM编程的现场可编程逻辑器件 2.3 基于EPROM/E2PROM/Flash Memory 的现场可编程逻辑器件 2.2 基于SRAM编程的现场可编程逻辑器件 1. 基本的SRAM FPGA编程原理 即通过对FPGA上的SRAM上的配置来决定各个逻辑单元的逻辑功能和相互之间的连线关系。 2. 基本的SRAM FPGA的整体结构 SRAM FPGA主要由3个部分组成： 可编程逻辑块CLB(Configurable Logic Block)、 可编程输入／输出模块IOB(Input/Output Block)、 可编程内部连线PI(Programmable Interconnect)。 2.2 基于SRAM编程的现场可编程逻辑器件 3. 基本的SRAM FPGA的CLB的结构与原理 Xilinx的Spartan系列的可配置逻辑块 可配置逻辑块（CLB）用于实现一个FPGA芯片中的大部分逻辑功能。 典型的CLB中的主要组成如图 2 - 4所示。 其中包括3个查找表（LUT）， 它们用作组合逻辑发生器; 此外， 还有两个触发器， 以及两组信号多路选择器。 其中， G-LUT和F-LUT可以用来生成任意的4输入的组合函数或用作内置分布式RAM； 触发器可用来构成时序逻辑的基本元胞； 多路选择器用于配置CLB的不同的逻辑功能。 2.2 基于SRAM编程的现场可编程逻辑器件 2.2 基于SRAM编程的现场可编程逻辑器件 （1） 函数发生器：两个16×1的存储器查找表(F-LUT和G-LUT)用于实现4输入的函数发生器， 它们每一个都能实现由任意4个独立的输入信号(F1～F4或G1～G4)组合产生的任意布尔逻辑功能。 并且， 使用存储器查找表的传输延迟与其实现的函数功能无关。 一个3输入的函数发生器(H-LUT)可以实现任意3个输入的所有布尔逻辑功能。 其中两个输入受到可编程的多路选择器的控制(见图 2 - 4中的虚框A)。 这两个输入信号可以是F-LUT或G-LUT的输出， 也可以是直接来自CLB的输入。 2.2 基于SRAM编程的现场可编程逻辑器件 而第三个输入信号直接来自于CLB的输入。 因此， CLB可以实现多达9个输入的特定功能， 如实现奇偶校验。 在CLB中的3个LUT可以组合实现5输入的任意布尔逻辑功能。 总之， 一个CLB可以实现四种功能： 实现任意的4变量函数； 实现一个输出的任意5变量函数； 实现6变量的部分函数； 实现某些9变量的函数。 在一个CLB中能实现多种函数功能， 这样在设计中， 既可以减少所需的CLB块的个数， 又可以缩短信号的延迟时间， 提高系统速度。 2.2 基于SRAM编程的现场可编程逻辑器件 （2） 触发器 ：每个CLB中包含两个触发器(如图2 - 5 所示)， 它们用于存储函数发生器的输出。 触发器和函数发生器也可以独立使用。 CLB的输入信号DIN可用作两个触发器的直接输入信号; H1也可以通过H-LUT驱动任意一个触发器， 但带有一个微量的附加延迟。 两个触发器共享一个时钟信号(CLK)、 时钟使能信号(CE)和置位／复位信号(SR)。 一开始， 两个触发器均由一个全局初始化信号(GSR)控制。 2.2 基于SRAM编程的现场可编程逻辑器件 （3） 控制信号：由4个输入信号的多路选择器决定CLB的输入控制信号(见图 2 - 6)。 这4个内部信号是： CE——时钟使能信号； SR——异步置位／复位信号或是H函数发生器输入0； DIN——直接输入信号或是H函数发生器输入2； H1——H函数发生器输入1。 2.2 基于SRAM编程的现场可编程逻辑器件 2.2 基于SRAM编程的现场可编程逻辑器件 图 2 - 6 CLB控制信号接口 2.2 基于SRAM编程的现场可编程逻辑器件 Altera的FLEX、ACE 和APEX系列的可编程逻辑单元 FLEX6000／8000／10K/10KE系列产品具有类似结构，下面以FLEX10KE说明FLEX系列产品内部结构。FLEX10KE内部结构如图2.2.1所示。 FLEX10KE内部结构 2.2 基于SRAM编程的现场可编程逻辑器件 由图可以看出，一组LE（Logic Element）构成一个LAB，LAB是排列成行和列的，每一行也包含了一个EAB。LAB和EAB是由快速通道连接的，IOE（I/O Element）位于快速通道连线的行和列的两端。 逻辑阵列由一系列逻辑阵列块（LAB）构成。每个LAB包含八个LE和一些局部互连每个LE含有一个四输入查找表（L