第2章 8086微处理器的结构.ppt

* * 1. 读总线周期（T1状态） 5.3.1 读总线周期 * 2. 读总线周期（T2状态） * 3. 读总线周期（T3状态） * 4. 读总线周期（Tw和T4状态） * 5.3.1 写总线周期 BHE输出 高为写内存 低为写I/O A15 ~ A0 S6 ~ S3 T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 BHE/S7 AD15 ~ AD0 数据输入 A19 ~ A16 M/IO WR Tw(1~n) DT/R DEN * 几点不同之处（与读总线周期）： ①在T1状态，DT/R信号为高电平，表示本总线周期为写周期，即CPU将数据写入存储单元或I/O端口。 ②在T2状态，地址信号发出后，CPU立即向地址/数据总线AD15~AD0发出数据，数据信号保持到T4状态的中间，使存储器或外设一旦准备好即可从数据总线取走数据。 ③写信号为WR(代替RD)，在T2状态有效，维持到T4状态，选通存储器或I/O端口的写入。 * 5.3.3 总线空操作（1） 在CPU和存储器或I/O接口之间传输数据时，CPU才执行总线周期。 当CPU不执行总线周期时(指令队列6字节已装满，EU未申请访问存储器)，总线接口部件不和总线打交道，就进入了总线空闲周期Ti。 空闲周期Ti，状态信息S6~ S3和前一个总线周期一样，数据总线上信号不同，若前一个总线周期是读周期，则AD15~AD0在Ti状态处于高阻状态，若前一个总线周期是写周期，则AD15~AD0在Ti状态继续保持数据有效。 * 5.3.3 总线空操作（2） 在空闲周期中，虽然CPU对总线进行空操作，但CPU内部操作仍然进行。 例如：ALU执行运算，内部寄存器之间数据传输等，即EU部件在工作。 所以说，总线空操作是总线接口部件BIU对总线执行部件EU的等待。 * 5. 8086 CPU时序 5.1 概述 5.2 系统的复位和启动 5.3 8086最小模式下的总线操作 5.4 8086最小模式下的总线保持 5.5 8088最小模式下是总线操作 * 5.4 8086最小模式下的总线保持 CPU以外的其它主模块要求获得控制总线的使用权时，向CPU发出总线请求信号HOLD。 在每个时钟脉冲的上升沿，CPU检测HOLD引脚上的信号。如果检测到HOLD为高电平，并且允许让出总线，那么在总线周期的T4状态或空闲状态Ti之后的下一个时钟周期，CPU发出总线响应信号HLDA，并且让出总线，直到HOLD信导无效，CPU才收回总线控制权。 * 总线保持的时序图： * ① HOLD信号变高电平后，CPU要在下一个时钟周期的上升沿才检测到。然后用T4或Ti状态的下降沿使HLDA变成高电乎。若采样到HOLD信号时，不在T4或Ti状态，可能会延迟几个时钟周期，等到T4或Ti状态才发HLDA信号。 ② 8086CPU一旦让出总线控制权，使地址线，数据线及控制信号RD、WR、INTA、M/IO、DEN及DT/R处于浮空状态，但ALE信号不浮空。 * ③ HOLD信号影响8086CPU的总线接口部件BIU的工作(总线浮空)，但执行部件EU继续执行指令队列中的指令，直到遇到需要使用总线的指令时，执行部件EU才停下来。 ④ 当总线请求结束，HOLD及HLDA信号变为低电平时，CPU不立刻驱动三总线，这些引脚继续浮空，直到CPU执行一条总线操作，才结束这些引脚的浮空状态。因此，为了防止总线控制切换时，因没有任何主模块的驱动而造成控制线电平飘移到最小电平以下。在控制线和电源之间要连接—个提拉电阻。 * 5. 8086 CPU时序 5.1 概述 5.2 系统的复位和启动 5.3 8086最小模式下的总线操作 5.4 8086最小模式下的总线保持 5.5 8088最小模式下是总线操作 * 5.5 8088最小模式下是总线操作（读） * 5.5 8088最小模式下是总线操作（写） * 小结: 16位微处理器概述 8086/8088 CPU的结构 8086/8088 CPU的引脚信号和工作模式 * 晶圆，硅谷 * 堆栈段，特殊存储区 * * * * * 1. 8086 CPU结构 2. 8086 CPU的引脚及其功能 3. 8086 存储器组织 4. 8086 系统配置 5. 8086 CPU时序 第二章 80X86微处理器的结构 * 4. 8086 系统配置 4.1 概述 4.2 最小模式系统 4.3 最大模式系统 * 4.1 概述 1.系统配置方式： ?? 最小模式（ CPU的引脚MN／MX端接高电平+5V） ?? 最大模式（ CPU的引脚MN／MX端接高电平低电平） 2.系统配置特点： ?? 最小模式为单机系统，控制信号由CPU提供； ?? 最大模式为多处理器/协处理器系统，控制信号由总