微型计算机原理及应用 教学课件 张彦斌 yw_3_01.pdfVIP

微型计算机原理及应用 教学课件 张彦斌 yw_3_01.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第3章 半导体存储器 • 微机存储器系统的体系结构 – 三级(Cache-主存-辅存) – 两种存储层次(“Cache-主存”与“主存-辅存”) • 存储器与CPU 的连接 – 芯片存储容量与存储器容量 – 存储器芯片组及其与CPU 的连接 p.87 图3 -12(b) – 地址线的连接——选片与选址 – 存储器芯片的片选信号编址方法:线选法、译码法 • 高速缓存和虚拟存储器概念 – 局部性原理、存储调度与地址变换 2015-6-18 1 3.1 存储器体系的分级结构(p.69) (p.97) 处理器 图3-23 CPU 芯片内 寄存器 联机 Cache 存储 主机内 主存 SRAM、DRAM 联机 外围 文件 辅存(磁盘存储器等) 设备 大容量存储器 可卸 光盘、磁带等 存储 2015-6-18 2 3.1 存储器体系的分级结构(续) 1、两种存储层次: (1)主存与辅存 通过软硬件结合,形成主存和辅存统一 的存储器系统。从而较好地解决存储器 大容量与其低成本的矛盾。 (2 )高速缓存储存器(Cache)与主存 完全由硬件实现“Cache-主存”地址变换和 调度,解决了存储速度与成本之间的矛 盾。 2015-6-18 3 3.1 存储器体系的分级结构(续) 2 、 2 、内存储器的基本结构(p.72 图3-3) A0 地 读 D0 址 写 | 译 存储体 M 驱 | 码 动 Ap-1 器 器 DN-1 (1) 存储容量 M :

您可能关注的文档

文档评论(0)

118压缩包课件库 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档