04quartus.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
04quartus,quartusii,quartusii9.0下载,altera,quartusii教程,quartusii13.0,quartusii9.0破解,quartusii下载,quartusii13.0下载,quartusii9.0

图23 节点插入完成后的界面 图24 为输入节点指定波形 选中“Pin”节点的10ns到20ns部分,然后点击左侧的“1”。 图25 为“Pin”指定完波形的界面 图26 保存波形文件 图27 功能模拟 点击工具栏上的“模拟”按钮。 图28 功能模拟后的波形文件 5 建立新块设计文件 使用Quartus II软件在进行数字逻辑设计时,除了可用VHDL进行设计外,还可以用“块文件”进行设计。 用块文件进行数字逻辑设计一般就是用电子元器件进行设计,也即电路原理图设计。 下面的例子介绍如何用块文件进行数字逻辑设计。在这个例子中,要实现的功能是这样的: A=B and C 图29 指定项目目录、名称等 图30 建立块文件 在新建文件的“Device Design Files”标签中选 中“Block Diagram/Schematic File” 图31 块文件编辑窗口 为输入元器件,鼠标双击任意空白处。 图32 输入元器件的界面 图33 输入或查找元器件 输入“and2”,点击“OK”按钮结束。 图34 输入完“and2”器件后的界面 图35 输入“input”引脚 图36 输入完所需的所有器件后的界面 图37 连接器件 图38 为输入、输出引脚命名 双击要命名的输入或输出引脚,在出现的界面 中的“Pin name”栏中为器件指定名称。 图39 指定完所有名称后的界面 图40 保存块文件 * * 数字系统设计自动化 Digital Design Automation 计算机系 陈 伟 男 计算机系 wnchen@fudan.edu.cn 6. EDA工具介绍 Quartus II Quartus II使用初步 1 建立新项目 2 建立新VHDL文件 3 编译项目 4 功能模拟 5 建立新块设计文件 6 分配器件及引脚 7 下载文件到开发板 开发流程 设计输入 多种设计输入方法 – Quartus II ? 原理图式图形设计输入 ? 文本编辑 – AHDL, VHDL, Verilog ? 内存编辑 – Hex, Mif – 第三方工具 ? EDIF ? HDL – 或采用一些别的方法去优化和提高输入的灵活性 通过开发一个实例来了解Quartus II的 基本使用方法。 1 建立新项目 图1 Quartus II的启动界面 图2 建立新项目:File-New Project Wizard… 图3 介绍界面 图4 指定项目目录、名称、顶层设计 实体名称 图5 指定项目目录 图6 指定完项目目录后的界面 项目名称、顶层设计实体名称缺省使用该 目录名称。 图7 更改项目名称、顶层设计实体名称 项目目录、项目名称一般可任取,但顶层 设计实体名称一定要与将要设计的某个文件同名。 图8 指定完成各名称参数后的界面 标题栏的名称已更改 图9 File-New… 或 工具栏上的“新建”按钮 在出现的“新建”界面的“Device Design Files”标 签中选择“VHDL File”。 2 建立新VHDL文件 图10 新的VHDL文件的编辑窗口 图11 输入VHDL源文件 图12 保存VHDL源文件 图13 保存完文件后的界面 标题栏的名称改变 图14 编译项目:菜单栏上的“编译”按钮 3 编译项目 4 功能模拟 图15 建立波形文件 为进行功能模拟需要建立波形文件。在 “新建文件”的“Other Files” 标签栏中选择Vector Waveform File”。 图16 波形文件编辑器界面 图17 输入“节点”:在左侧空白栏处点击鼠标右键。 图18 输入“节点”界面 点击“Node Finder…”按钮 图19 查询节点界面 点击“Start”按钮查询节点 图20 查找后的界面 被查找到的节点列在左侧栏中。本例中要使用 所有节点,所有点击“”按钮把所有节点选中。 图21 选中完节点后的界面 点击“OK”按钮结束。 图22 节点查找完成后的界面 点击“OK”按钮结束。

文档评论(0)

ajgoaw + 关注
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档