-习题.ppt

计算机组成原理1-3章 习题 第一章 习题 一、已知计算机框图如下图所示，以加法指令“ADD M”（M 为主存地址）为例，写出完成该指令的信息流程（从取指令开始）。 第一章 习题 二、设主存储器容量为64K×32 位，并且指令字长、存储字长、机器字长三者相等。写出下图中各寄存器的位数，并指出哪些寄存器之间有信息通路。 三、指令和数据都存于存储器中，计算机如何区分它们？ 第一章 习题 一、已知计算机框图如下图所示，以加法指令“ADD M”（M 为主存地址）为例，写出完成该指令的信息流程（从取指令开始）。 指令“ADD M”的真实含义是将地址为M 的存储单元中的加数取出并送至运算器中，然后和存放在运算器的被加数通过ALU（算逻部件）相加，结果仍放在运算器中。结合图1.1，设运算器中ACC 存放被加数，X 存放加数，求和结果存放在ACC 中。故完成“ADD M”指令的信息流程为： 取指令 PC → MAR → M → MDR → IR 分析指令 OP (IR) → CU 执行指令 Ad (IR) → MAR → M → MDR → X ACC → ALU，同时X → ALU ALU → ACC 第一章 习题 二、设主存储器容量为64K×32 位，并且指令字长、存储字长、机器字长三者相等。写出上图中各寄存器的位数，并指出哪些寄存器之间有信息通路。 由主存容量为64K×32 位 得 216＝64 K. 故MAR 为16 位，PC 为16 位，MDR 为32 位。 因指令字长＝存储字长＝机器字长 则 IR、ACC、MQ、X 均为32 位 寄存器之间的信息通路有： PC→MAR Ad(IR)→MAR MDR→IR 取数MDR→ACC，存数ACC→MDR MDR→X 第一章 习题 三、指令和数据都存于存储器中，计算机如何区分它们？ 通常完成一条指令可分为取指阶段、分析阶段和执行阶段。在取指阶段通过访问存储器可将指令取出；在执行阶段通过访问存储器可将操作数取出。这样，虽然指令和数据都是以0、1 代码形式存在存储器中，但CPU 可以判断出在取指阶段访存取出的0、1 代码是指令；在执行阶段访存取出的0、1 代码是数据。 例如，完成ADD M 指令需两次访存：第一次访存是取指阶段，CPU根据PC 给出的地址取出指令；第二次访存是执行阶段，CPU 根据存于IR 的指令中M 给出的地址取出操作数。可见，CPU 就是根据取指阶段和执行阶段的访存性质不同来区分指令和数据的。这一概念随着学习的深入，会逐步加深印象。另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。 第三章 习题 一、（1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等以一个时钟周期，总线的时钟频率为33MHz，问总线的带宽是多少？（2）如果一个总线周期中并行传送64位数据，总线时钟频率为66MHz，则总线的带宽是多少？（3）分析哪些因素影响带宽？ 二、一个16位的总线系统中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字。试计算总线的数据传输率。 三、在异步串行传输系统中若每个数据帧包括包括1个起始位、8个数据位、1个奇校验位、1个结束位，比特率为160b/s，求波特率为多少。 第三章 习题 四、在异步串行传输系统中，假设每秒可传送20个数据帧，一个数据帧包括1个起始位、7个数据位、1个奇校验位、1个结束位，试计算其波特率和比特率。 五、画图说明用异步串行传输方式发送8 位二进制数据（十六进制表示为95H）。要求字符格式为：1 位起始位，8 位数据位，1 位偶校验位，1 位终止位。 六、试比较链式查询方式、计数器定时查询方式和独立请求方式各自的特点。 七、画一个具有双向传送功能的总线逻辑框图。 第三章 习题 一、（1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等以一个时钟周期，总线的时钟频率为33MHz，问总线的带宽是多少？（2）如果一个总线周期中并行传送64位数据，总线时钟频率为66MHz，则总线的带宽是多少？（3）分析哪些因素影响带宽？ （1）总线带宽=4B×33×106/S=132MB/S （2）总线带宽=8B×66×106/S=528MB/S （3）总线的带宽是总线能够提供的数据传送速率，通常用每秒种传送信息的字节数来表示。影响总线带宽的主要因素有，总线的宽度、传送的距离、总线发送和接收电路的工作频率限制以及数据传送的形式。 第三章 习题 二、一个16位的总线系统中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字。试计算总线的数据传输率。 T=1/F=0.01uS 5T=0.05uS 每次传送字节数=16/8=2 数据传送率=2B/0.05uS