ISD4004芯片 录音.docVIP

目前，市场上的固体录音机及各种录音笔，大多采用的是顺序录音，不具备循环录音功 能，一旦存储器录满，必须重新操作才行。本文设计一种能够循环录放的语音电路，即可解 决上述问题。 1 器件功能介绍 ISD 系列语音芯片是美国 ISD 公司推出的产品。该系列语音芯片采用多电平直接接模 拟存储（Chip Corder）专利技术，声音不需要 A/D 转换和压缩，每个采样值直接存储在片 内的闪烁存储器中，没有 A/D 转换误差，因此能够真实、自然地再现语音、音乐及效果声。 避免了一般固体录音电路量化和压缩造成的量化噪声和金属声。ISD4004 语音芯片采用 CMOS 技术，内含晶体振荡器、防混叠滤波器、平滑滤波器、 自动静噪、音频功率放大器及高密度多电平闪烁存储阵列等（见图 1），因此只需很少的外 围器件就可构成一个完整的声音录放系统。 芯片设计是基于所有操作由微控制器控制， 操作 命令通过串行通信接口（SPI 或 Microwire）送入。采样频率可为 4.0Hz、5.3Hz、6.4Hz、 8.0kHz，频率越低，录放时间越长，而音质则有所下降。片内信息存于内烁存储器中，可 在断电情况下保存 100 年（典型值）反复录音 10 万次。器件工作电压 3V，工作电流 25～ 30mA，维持电流 1μA?单片录放语音时间 8～16min，音质好，适用于移动电话机及其它便 携式电子产品中。 1.1 引脚描述ISD4004 系列芯片引脚图如图 2 所示。同相模拟输入（ANA IN+）-这是录音信号的同相输入端，输入放大器可用单端或差分驱动。单端输入 时，信号由耦合电容输入，最大幅度为峰峰值 32mV，耦合电容和本端的 3k? 输入阻抗决定了芯片频率的 低端截止频率。在差分驱动时，信号最大幅度为峰峰值 16mV。反相模拟输入（ANA IN-）-差分驱动时，这是录音信号的反相输入端。信号通过耦合电 容输入，最大幅度为峰峰值 16mV，本端的标称输入阻抗为 56k?,单端驱动时，本端通过电 容接地。两种方式下，ANA IN+和 ANA IN-端的耦合电容值应用相同。音频输出（AUD OUT）-提供音频输出，可驱动 5k? 的负载。 片选（SS）-此端为低，即选中 ISD4004 系列。串行输入（MOSI）-此为单行输入端，主控制器应在串行时钟上升沿之前半个周期将数据放到本端， 供 ISD 输入。串行输出（MISO）ISD-串行输出端，ISD 未选中时，本端呈高阻态。串行时钟 （SCLK） -ISD 的时钟输入端， 由于控制器产生， 用于同步 MOSI 和 MISO 的数据传输。数据在 SCLK 上升沿锁存到 ISD，在下降沿移出 ISD。 中断（INT）-本端为漏极开路输出，ISD 在任何操作（包括快进）中检测到 EOM 或 OVF 时， 本端变低并保持， 中断状态在下一个 SPI 周期开始清除，中断状态也可用 RITN 指令读取。 行地址时钟（RAC）-漏极开始输出。生个 RAC 周期表示 ISD 存储器的操作进行 了一行 （ISD4004 系列中的存储器有 2400 行） 8kHz 采样频率的器件， 。 RAC 周期为 200ms， 其中 175ms 保持高电平， 低电平为 25ms。 快进模式下， RAC 为 218.75μs 高电平， 31.25μs 为低电平，该端可用于存储管理技术。 外部时钟（XCLK）-本端有内部下拉元件，芯片内部的采样时钟在出厂前已调校， 误差在+1%内，在不外接时钟时，此端必须接地。自动静噪（AM CAP）-1μF 电容构成内部峰值检测电路的一部分，检测出的峰值电平与内部设定的阈 值作比较，决定自动静噪电路的工作与否。大信号时自动静噪电路不衰减，静音时衰减 6dB。同时，1μF 电容也影响自动静噪电路时信号幅度的响应速度，本端接 VCCA 则禁止自动静噪。1.2 串行外部接口（SPI）ISD4004 工作于 SPI 串行接口。SPI 协议是一个同步串行数据传输协议，协议假 定微控制器的 SPI 移位寄存器在 SCLK 的下降沿动作。因此，对 ISD4004 而言，在时钟上 升沿锁存 MOSI 引脚数据，在下降沿将数据送至 MISO 引脚。协议具体内容如下。①所有串行数据传输开始于 SS 下降沿。 ②SS 在传输期间必须保持为低电平，在两条指令之间保持为高电平。 ③数据在时钟上升沿移入，在下降沿移出。 ④SS 变低，输入指令和地址后，ISD 行才开始录放保持。⑤指令格式是 8 位控制码加 16 位地址码。 ⑥ISD 的任何操作（含快进）如果遇到 EOM 或 OVF，则产生一个中断，该中断状态在下一个 SPI 周 期开始时被清除。⑦使用“读”指令会使中断状态位移出 ISD 的 MISO 引脚时， 控制及地址数据也同步 从 M