EPP增强并口接口技术的研究.pptVIP

EPP增强并口接口技术的研究 一、并口操作模式及其特点 二、选用EPP模式的原因 三、EPP并口的相关标准 四、EPP接口的时序要求 五、EPP接口的硬件实现 六、应用程序接口 七、EPP数据采集系统的设计方案 八、EPP并口的其它应用例子 九、EPP的相关技术资料 一、并口操作模式及其特点 1、SPP Mode：Standard Parallel Port，标准并口模式 所有的计算机都支持的并口模式 数据线只能输出，不能输入 数据的输入要依靠状态线，用一根状态线做握手信号，四根状态线做数据线，每次读取四位数据，一个字节分两次读取，也称Nibble模式 数据输入速度：30K-100K 字节/S 一、并口操作模式及其特点 2、Byte Mode 用数据线做数据的输入 用控制线和状态线做握手 软件握手时序，没有统一的标准 每次读入一个字节的数据 比Nibble Mode的输入速度快一些，是SPP Mode的扩充 数据输入速度：100K-200K 字节/S 一、并口操作模式及其特点 3、EPP Mode ：Enhanced Parallel Port 8位数据双向通讯 硬件握手时序，有严格的时序要求 支持硬件中断 与ISA接口的速度相当 通讯速度：1M-1.5M 字节/S Master/Slave操作模式 一、并口操作模式及其特点 4、ECP Mode ：Extended Capabilities Port 8位数据双向通讯 硬件握手时序，有严格的时序要求 支持DMA操作 多种中断源 通讯速度：1M 字节/S Master/Master操作模式 二、选用EPP模式的原因 支持8位的数据双向通讯（Nibble Mode是4位方式） 通讯速度高（比Byte Mode快了5倍） 速度和ECP相当，但是硬件协议和软件协议比ECP简单的多，容易开发 市场上有一些基于EPP的产品，而没有基于ECP的产品。EPP技术相对成熟一些 三、EPP并口的相关标准 EPP1.7、EPP1.9：工业界支持的标准 IEEE1284：IEEE的标准，和EPP1.7、EPP1.9并不完全兼容 可以找到IEEE1284的标准，但是找不到EPP1.7、EPP1.9的标准 按照IEEE1284做出的接口时序，可以在EPP1.7、EPP1.9的机器上运行 本报告只介绍IEEE1284的标准 四、EPP接口的时序要求 1、握手时序框图(P44) 四、EPP接口的时序要求 2、操作时序框图(P44) 四、EPP接口的时序要求 3、握手时序图(P47) 四、EPP接口的时序要求 4、写数据时序图(P48) 四、EPP接口的时序要求 5、读地址时序图(P49) 四、EPP接口的时序要求 6、读数据和终止EPP时序图(P50) 四、EPP接口的时序要求 7、中断时序图(P51) 四、EPP接口的时序要求 8、计算机写指令与EPP写时序的对应关系 _outp(0x37c,0)/_outp(0x37b,0) 四、EPP接口的时序要求 9、计算机读指令与EPP读时序的对应关系 _inp(0x37b)/_inp(0x37c) 五、EPP接口的硬件实现 1、Xilinx 公司的FPGA SRAM配置的现场可编程逻辑器件 开发工具用Xilinx的Fundation综合工具 对VHDL语言的支持比较好，很容易综合三态总线 可以选用XC4005PC84（5000门）、XCS05PC84（5000门） 缺点是SRAM配置数据掉电丢失 五、EPP接口的硬件实现 2、Altera公司的CPLD： EEPROM配置的可编程逻辑器件，配置数据掉电不丢失 开发工具用Altera的MaxplussII综合工具 VHDL语言的支持不好，不容易综合三态总线 可以选用EPM7064SPC84（1250门）、EPM7128SPC84（2500门） 五、EPP接口的硬件实现 3、DSP 处理器或者高速的单片机（最好是RISC结构）： 开发工具容易找到，芯片便宜，很容易加上其它的功能，可选方案比较多 缺点是CPU是串行结构，随着通讯速度的提高和系统的复杂化，系统性能大大下降 还没有人做过这样的尝试 六、应用程序接口 1、应用程序查询EPP接口的状态 EPP只用到了5根状态线中的2根，可以利用其余的3根做为用户自定义状态。应用程序通过查询状态来决定进行什么操作 效率低。如果操作系统忙，对EPP的控制能力就减弱了很多 可以单开一个线程进行EPP控制，但是同样存在效率和系统忙的问题 六、应用程序接口 2、采用分层次的设计方案，用硬件驱动程序管理EPP接口 驱动程序截获EPP中断，来对EPP接口进行管理，提高了效率，减少数据的丢失 实现了用户界面和硬件管理的分离 增加了开发的难度 七、EPP数据采集系统的设计方案 1、系统的设计