并行化改进遗传算法的FPGA高速实现方法.pdfVIP

第 10 卷 第 1 期 信 息 与 电 子 工 程 Vo1．10，No．1 2012 年 2 月 INFORMATION AND ELECTRONIC ENGINEERING Feb．，2012 文章编号： 1672-2892(2012)01-0107-04 并行化改进遗传算法的 FPGA 高速实现方法 张妮娜，窦 衡 ( 电子科技大学 电子工程学院，四川 成都 610054) 摘 要 ：为提高硬件运行速度和资源利用率，利用硬件并行化的思想改进传统算法的处理模 式，将遗传算法传统实现方法的控制部分分解到各模块内部，按照流水线模式，应用现场可编程 逻辑门阵列(FPGA) 高速实现。综合后时钟频率达到 137.08 MHz ，演化 1 代需 64 个时钟周期，即 0.467 μs 。实现结构节约硬件资源，效率高，使大规模遗传算法的高速硬件实现成为可能。 关键词 ：遗传算法；硬件并行化；现场可编程逻辑门阵列；演化 中图分类号 ：TN74 文献标识码 ：A Methodology of realizing FPGA for improved parallel genetic algorithm ZHANG Nina，DOU Heng (School of Electronic Engineering，UESTC，Chengdu Sichuan 610054， China) Abstract：To enhance the operation speed and utilize the resource，according to the idea of hardware parallel method，one traditional implementation of genetic algorithms is improve d by separating controlling part into other components and using Field Programmable Gate Array(FPGA) to realize control in pipelining mode. The result of synthesis shows its frequency ca n reach 137.08 MHz for evolution of a generation needing 64 cycles(namely 0.467 μs). With optimized hardware resources and high efficiency, the realized structure demonstrates the possibility of large -scale and high-speed hardware realization of genetic algorithms. Key words： genetic algorithms；hardware parallel；Field Programmable Gate Array；evolution 遗传算法能够模拟自然界优胜劣汰适者生存的进化过程，搜索出最优解，被广泛用于实现各种复杂的应用场 合，如图像处理、自适应控制、通信系统、人工神经网络等 [1- 5] 。一般情况下，遗传算法都需要大量的运算进而 达到优化的过程。目前，人们大都采用软件实现遗传算法，这使遗传算法的实现受到计算机运行速度的影响，在 实时性要求高的场合的应用受到