2014_Verilog_02_模块和基本语法.pdf

电子电路设计训练 数字部分（Verilog HDL ） 第二讲、Verilog模块与基本语法 11 Verilog设计 提纲 2.1 Verilog语言中的模块和模块结构 2.2 Verilog基本语法 2 第二讲、Verilog模块与基本语法 2.1 Verilog语言中的模块和模块结构 33 Verilog设计 一个模块代表一个基本的 2.1 模块结构 功能单元  Verilog的基本设计单元是模块，一个模块是由两部 分组成的，一部分描述接口，另一部分描述逻辑功 能，即定义输入是如何影响输出的。