高介电常数栅介质的性能及与硅衬底间的界面稳定性.pdf

第31卷第3期 稀有金属 2007年6月 V01．31№．3 CHINESE 0FRAREMETALS JOURNAL Jun．加07 高介电常数栅介质的性能及与硅衬底间的界面稳定性 屠海令，杜军” (北京有色金属研究总院先进电子材料研究所，半导体材料国家工程研究中心，北京100088) 摘要：二氧化硅由于具有良好的绝缘性能及稳定的硅，二氧化硅界面而长期用于硅集成电路的制备。然而对于纳米线宽的集成电路，需要寻 找新的高介电常数(高k)的栅极介质材料代替二氧化硅，以保持一定的物理厚度和优良的耐压及漏电性能。这些栅极候选材料必须有较高的 介电常数，合适的禁带宽度，高质量的表面形貌和热稳定性并与硅衬底间有良好界面。此外，其制备加工技术最好能与现行的硅集成电路工 艺相兼容。本文从固体物理和材料科学理论出发，阐述选择高k栅介质材料的基本原则，介绍目前研究的材料体系、制备方法、材料性能以 及界面稳定性，并展望了这些高k栅介质材料的应用前景。 关键词：高k栅介质；性能；界面；硅技术 中图分类号：TN304文献标识码：A 文章编号：0258—7076(2007)03—0265—14 在过去40年间，由于半导体硅芯片集成度大 到降低栅介质层漏电流、提高器件可靠性的目的。 幅提高和器件尺寸的等比例缩小使计算机速度和 近年来在先进的CMOs技术中新型高k栅介质薄 数字储存能力得到飞速发展。进入2l世纪以来， 膜材料的研究非常活跃[3。]，对于高k材料的特性 集成电路线宽将进一步缩小，siO：栅介质层的厚 已有比较清晰的认识，取得了很多技术进步。目 度已成为首个进入原子尺度的关键几何参数。表1 前，过渡金属氧化物(尤其是Hfo：)和稀土氧化物 为最新发布的国际半导体技术路线图(nRs)中有被认为是最具潜力的siO：栅介质替代材料。然而， 关各技术节点对栅介质薄膜的技术要求[1]。到 微电子工业界仍然普遍认为高k栅介质取代SiO： 2020年集成电路的线宽将达到14nm，需要更高质 还需要认真解决如下列问题：(1)高k材料如何进 量的高介电常数栅极材料(高k栅介质)、金属栅 一步降低等效氧化物层厚度，(2)高k栅介质导致 极和更稳定的界面。由于纳米尺寸效应的作用，传 表1国际半导体技术路线图对有关栅介质的技术要求 统SiO：栅介质层已难于满足集成度迸一步提高对 TabIel for req咖ntsgate rrRS白ecll舯l帕咖I 器件电性能的要求。si0：栅介质层厚度减至1舢 dielectrics 以下，导致穿过SiO：的电子直接隧穿电流急剧增 大，将大大超过1A·cm～，单位面积的功率消耗 将达到器件所不能承受的地步[2]。而且，加工及测 量如此薄的厚度在技术上也难以实现。与超薄SiO： 薄膜抗电击穿能力降低相关的可靠性问题也会变 得更加严重。因此，微纳电子技术中用高k介质材 料取代siO：栅介质将成为进一步发展的必然趋势。 高k栅介质是指那些介电常数大于SiO：(纯二 氧化硅，|j}=3．9)的一类陶瓷材料，多为金属氧化 物材料。应用高k栅介质可以在保持栅电容不变 的情况下，增大栅介质层薄膜的物理厚度，从而达 收稿日期：2007一04一06：修订日期：2007一04—25 作者简介：屠海令(1946一)，男，北京人，博士，教授；研究方向：半导体及先进电子材料 *通讯联系人(E-mail：dujun@酊nm．com) 万方数据 稀有金属 31卷 载流子迁移率降低，(3)栅电压阈值漂移，(4)氧决于施加电场后电子的再分布