电子技术基础与实训 教学课件 黎兆林 第6章 时序逻辑电路.pdfVIP

第6章 时序逻辑电路 与组合逻辑电路不同，时序逻辑电路输出端的状态不仅取决 于当时的输入状态，还与电路的原状态相关。因此，时序逻辑 电路（简称时序电路）能够记忆电路的原状态。从结构上来看， 时序电路是由组合电路和存储电路（记忆单元）两部分组成。 从信号传输过程来看，其不仅有从输入端到输出端信号的正向 传送，还有从输出端到输入端的信号反馈。时序电路的结构框 图如图6-1所示。 图6-1 时序逻辑电路的结构框图 6.1 触发器 知识点 RS触发器、D触发器和JK触发器的结构、原理和性能特点。 技能点 掌握触发器的使用方法。 6.1.1 RS触发器 1 、基本RS触发器 （1）电路结构和逻辑符号 RS触发器由两个与非门G 与G 交叉连接而成。其逻辑电路、 1 2 逻辑符号如图6-2所示，逻辑符号中 、 输入端的非号表示输 R S