ch4 时钟及电源管理.pptVIP

ARM 时钟体系结构 时钟分配图 4.2 S3C2410电源管理模式 电源管理模式转换图 各种模式下时钟和电源状态 正常模式 空闲模式 低速模式 休眠模式 休眠模式 电源VDDi和VDDiarm的控制 4.3 相关特殊功能寄存器 PLL锁定时间计数器(LOCKTIME)  PLL控制寄存器(MPLLCON 和UPLLCON) PLL控制寄存器(MPLLCON 和UPLLCON) 时钟控制寄存器(CLKCON) 时钟控制寄存器(CLKCON) 低速时钟控制寄存器(CLKSLOW) 时钟分频控制寄存器(CLKDIVN) 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 * * 嵌入式系统原理与应用技术 袁志勇 王景存 章登义 刘树波 北京: 北京航空航天大学出版社, 2009.11 PPT教学课件 第4章 时钟及电源管理 4.1 S3C2410时钟结构 4.2 S3C2410电源管理模式 4.3 相关特殊功能寄存器 4.4 常用单元电路设计 4.1 S3C2410时钟结构 1、主时钟来源于外部晶振(XTlpll)或外部时钟(EXTCLK)。 2、时钟发生器包含一个连接外部晶振的振荡器，两个产生高频时钟的锁相环(PLLs)。 3、两个时钟源依据模式控制引脚(OM3和OM2)的不同组合来选择。 外部时钟 外部时钟 On On 11 晶振 外部时钟 On On 10 外部时钟 晶振 On On 01 晶振 晶振 On On 00 USB时钟源 主时钟源 UPLL状态 MPLL 状态 OM[3:2] 1、S3C2410有4种电源管理模式 : 1）空闲模式 2）正常模式 3）低速模式 4）休眠模式 断电 工作 前一个状态 等待唤醒事件 断电 断电 休眠 可选 工作 可选 工作 工作 停止 空闲 可选 工作 可选 工作 工作 工作 低速 可选 工作 可选 工作 工作 工作 正常 APB模块(2)和USB主控/LCD/NAND 32.768KHz　RTC时钟 GPIO 电源管理模块 AHB模块(1)/WDT ARM920T 模式 在正常模式下，所有外围设备和基本模块包括电源管理模块、CPU核、总线控制器、存储控制器、中断控制器、DMA 和外部控制单元都在运行。但每一个外围设备的时钟,不包含基本模块，都可以通过软件控制运行或停止，以便降低功耗。 在空闲模式下，停止供给CPU核时钟，但总线控制器、存储控制器、中断控制器和电源管理模块仍然供给时钟。要退出空闲模式，需要激活EINT[23:0]，或者RTC中断，或其它中断。 即无PLL模式，在低速模式下，通过低速时钟频率来达到降低功耗。此时PLL不参与时钟电路，FCLK是外部输入时钟(XTlPll或EXTCLK)的一个n分频，分频比率是由两个控制寄存器CLKSLOW和CLKDIVN的SLOW_VAL值来决定的。 休眠模式下，模块断开内部电源连接，除了唤醒逻辑。休眠模式有效的前提是系统需要两套独立的电源，其中一套给唤醒逻辑供电，另一套则给其他设备包括CPU供电,并且电源上电可控制。在休眠模式，给CPU和内部逻辑供电的第二套电源被关闭。可以由EINT[15:0]或通过预设系统启动时间的中断将系统从休眠模式下唤醒。 进入休眠模式的过程如下： 1）设置GPIO配置寄存器，使GPIO工作在休眠模式下。 2）屏蔽INTMSK寄存器中所有中断。 3）设置唤醒源，包括RTC中断。 4）设置USB为挂起模式 (MISCCR [13:12] =11b)。 5）存重要的值到GSTATUS[4:3]寄存器中，在休眠模式下这些寄存器的值维持不变。 6）设置MISCCR[1:0]，为数据总线D[31:0]设置上拉电阻。如果已经存在外部总线缓冲器，如74LVCH162245，则关闭上拉电阻，否则打开上拉电阻。 7）将LCDCON1.ENVID位清0，停止LCD。 8）读rREFRESH和rCLKCON来填充TLB。 9）通过设置REFRESH[22]为1b，使SDRAM进入自动刷新模式。 10）等待直到SDRAM自动刷新模式生效。 11）设置MISCCR[19:17]为111b，使SDRAM信号(SCLK0，SCLK1和SCKE) 在休眠模式下受到保护。 12）设置CLKCON寄存器中的休眠模式位，使系统进入休眠状态。 从休眠模式下的唤醒过程如下： 1）如果唤醒源中的一个产生唤醒信号,将引发内部复位信号。 2）检查GSTATUS2[2]来判断是否是因为休眠唤醒而产生的系统上电。 3）通过设置MISCCR[19:17]为000b来释放对SDRAM信号的保护。 4）配置SDRAM存储控制器。 5）等待SDRAM自动刷新的结束。 6）GS