数字电路基础_d05-05序列信号发生器.docVIP

5.5序列信号发生器 5.5.1序列信号的基本概念 序列信号是按照一定的顺序排列的周期性的串行二进制码，常用作数字系统的同步信号或地址码，也可以作为可编程逻辑电路的控制信号。环形计数器组成的顺序脉冲发生器只是序列信号中的一种特例，每个序列中只有一个1，或者只有一个0。序列信号按照其产生的序列循环长度M和移位寄存器(或计数器)的级数n分为三种： ①最大循环长度序列，循环长度M＝2n； ②最长线性序列码(伪随机序列码或称m序列码), 循环长度M＝2n-1； ③任意循环长度序列码(非最大循环长度序列码), 循环长度M＜2n。 本节通过例题介绍序列信号的产生电路。 5.5.2序列信号发生器 1．最大循环长度序列码发生器(M＝2n) [例5-5-1]画出图5-5-1所示电路的状态转换表，给出输出序列信号。 解: 图中所示电路由4位二进制计数器74LS290及8选l数据选择器74LSl51组成。 74LS290完成8进制计数，74LSl51完成组合输出功能。由74LS290、74LSl51的功能表及该 电路的连接图得状态转换表如表5-5-1所示。 改变I。～I7的数据即可改变序列输出，该电路可输出两组互补序列码，即: Z Z = 2．任意循环长度序列码发生器(M＜2n＝ [例5-5-2]画出图5-5-2所示电路的状态转换表，指出输出序列信号Z。 解: 图中所示电路由4位移位寄存器74LSl94及8选l数据选择器74LSl51组成，数据选择器的地址输入A2AlAO对应接于移位寄存器的QOQ1Q2，Io＝I6＝1。Il＝I7＝I4＝O，I2=I5=, I3 = Q3, S1=1 So= 0 进行右移操作，DsR为右移输入端。假定初始状态Q0QlQ2Q3＝0000，分析得状态表如表5-5-2所示。 输出Z＝0001011101，由状态表可知，该电路具有自启动能力。 如果数据选择器的地址输入A2AlAo对应接于移位寄存器的Q2QlQo，输出序列信号是 完全不同的。请见习题5—12，请读者自行分析。 上面我们介绍了由计数器组成的循环长度 M＝2n的序列发生器，由移位寄存器组成的循环, 长度M＜2n的序列发生器，这两种循环长度的序列码均可用计数器或移位寄存器完成。 3．最长线性序列发生器(M＝2n一1) 若移存器的反馈函数为异或函数，其输出称为线性脉冲序列，称这种异或反馈式移存器为线性序列发生器，如图5-5-3所示。 如果异或反馈函数设计得合适，可获得循环长度最长的线性脉冲序列，称为最长线性脉冲序列，简称m序列。下面结合例题进行分析。 [例5-5-3]画出图5-5-4所示电路的状态转换表，指出其功能。 解: 图5-5-4所示电路由4位单向移存器74LSl95及异或门等构成。首先写出有关输入端和控制端的激励函数。 D3D2D1D0 = 1111 设初态Q3Q2QlQ0＝0000，根据激励函数和单向移存器74LSl95的移存规律列出状态表，如表5-5-3所示。 由表5-5-3可知，在CP的连续作用下，Q3输出的脉冲序列为llll00010011010，其循环长度M＝15＝24一l。Q3Q2Q1QO＝0000(全“0”状态)是该电路的偏离状态。一旦进入偏离状态，或门立即输出“0”，使S／L＝0，执行并入功能。在CP激励下，Q3Q2Q1QO＝l111，进入有效状态，故该电路可自启动。或门电路是防全“0”电路。 由上述分析可以推论：任何线性序列发生器均存在全“0”偏离状态，因为在全“0”状态下，任何异或反馈函数的输出D均为“0”，其下一状态仍然全为“0”。因此有效状态最多只能有2n一1个(n为移存器的级数)。可见最长线性脉冲序列的循环长度M＝2n一1。上例M＝15＝2‘一1，故其脉冲序列是m序列，其电路是m序列发生器。 由于m序列在通信中有其特殊的实用价值，我们简单介绍m序列信号的特点如下： (1)循环长度M＝2n - l(n为移存器的级数)，是最长线性序列。 (2)每个循环周期中码元为l的总数比0的总数仅只多一个。M值越大，序列中出现l和出现0的概率越接近1／2，l和0排列的规律性越差。 (3)m序列的循环长度越长，就越接近随机序列的特性，因此常用这种m序列来模拟离散的随机信号，并称它为伪随机序列。 由于经常需要产生M很大的m序列信号，人们已列出m序列反馈函数和循环长度的对照表，如表5—5—4所示。 以上几节内容的分析，实质上都用到时序逻辑电路的分析方法。其他的时序逻辑电路的分析方法基本一致，同