EDA实验报告书.docVIP

实 验 报 告 | | 实验名称 简易数字钟的EDA设计 课程名称 EDA实验 | | 专业班级： 学生姓名: 学 号： 成 绩： 指导教师： 实验日期：2010—12—05 一．实验前准备 本实验例子使用独立扩展下载板EP1K10_30_50_100QC208。EDA试验仪主板的VCCINT跳线器右跳设定为3.3V；EDA实验一主板的VCCIO跳线器组中“VCCIO3.3V”应短接，奇遇XCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO条线组设定为3.3V。 二、实验目的及要求 1．通过计数时钟设计，掌握硬件编程语言和原理图输入方法。 2．实现层次化芯片电路设计。 3．二——十进制计数器和扫描电路组合在一起。 4．复杂设计巩固所学知识 实验要求：学习层次化芯片电路设计。完成数字时钟设计的软件编程、编译、综合、仿真，使用EDA实验箱，实现数字时钟的硬件功能。Quartus II 9.0 Web Edition软件 四、实验原理 计数时钟由模60秒计数器，模60分计数器，模24小时计数器，指示灯与 报警模块，分/时设定模块及输出显示模块构成，秒计数模块的进位输出为分钟计数模块进位输入，分钟计数模块的进位输出为小时计数模块的进位输入。其中秒块应有分钟设定，分钟模块中应有小时设定。 五、实验方法与步骤 （1） 六十进制计数器 六十进制仿真波形如上 波形分析： 将ENP和ENT置于高位使计数器处于工作状态，同时能达到异步清零的功能。计数器的个位能从0计数至9，而后给十位ENP和ENT一个脉冲，并清零，使十位加1；当十位达到5时，在来进位就会清零，完成0至59的计数，并能向高位进位。 合成一个六十进制芯片 （2）二十四进制计数器 仿真波形 波形分析 将ENP和ENT置于高位使计数器处于工作状态，同时能达到异步清零的功能。个位计数器在十位为0和1的情况下能从0计数至9，即在十位为0和1时是接受个位能从9加1并清零时的进位，当十位为2时，接受的为个位能从0至3时进位，个位清零，十位也清零。 合成一个二十四进制芯片 时钟合成整体电路设计图： 仿真波形图： 波形分析： 以模60进制计数器为秒和分钟的计数器，24计数器为小时的计数器即可，秒的进位向分钟，分钟的进位向小时加1即可。 五、实验结果与数据处理 实验结果输出的仿真波形如上图所示。 六、讨论与结论 本次试验为了让学生能够熟练操作Quartus II 9.0软件，用已有的74160芯片去合成六十进制和二十四进制的芯片，以完成时钟电路。 实验心得： 通过此次试验，让自己对EDA的基本思想和操作目的以及用途方式有了一定的理解，并掌握了Quartus II 9.0软件的基本使用方法，可以自主的进行仿真实验。在设计时钟电路的过程中，从不知如何下手到开始自己用74160和一些其他的门电路来组成所需要的芯片。逐步理解了EN”为1时CO进位有效，分钟模块和小时模块正常计数；“EN”为0时输入CLK有效进行，对分钟或小时进行调时，具体实现需根据3/8译码器的状态。 华 北 电 力 大 学 实 验 报 告 第 页 共 页