数字电路与逻辑设计阶段练习四.docVIP

第四阶段练习题　 一、填空题 1. 存储器有很多种类型，按存储介质的不同来划分，有 半导体 存储器、 磁 存储器和光存储器。 2. 半导体存储器芯片内包含大量的存储单元，每个存储单元都有唯一的 地址 代码加以区分，并能存储一位（或一组） 二进制 信息。 3. 半导体存储器按其不同的工作方式可以分为 随机存取存储器（RAM） 和只读存储器（ROM） 两大类。 4. RAM的一般结构由 存储矩阵 、 地址译码器 和读/写控制器三部分组成。 5. 容量为4k×8的 RAM芯片，需要有 12 根地址输入线和 8 根数据输出位线。 6. 存储器的读/写控制器受外界片选（）信号和读/写（/）信号控制，当=1时，若/=1，电路执行 读 操作，若/=0，电路执行 写 操作。 7. MOS型静态RAM的基本存储电路由6个MOS管组成。其中两个MOS管交叉耦合构成一个 基本RS触发器 用于存储一位二进制信息、两个MOS管作为负载管、另外两个MOS管作为 行选通管。 8. 动态RAM在读出“1”信息后，电容中的电荷被放电，已无法维持“1”的状态，即所存信息已被破坏，这种现象称为“ 破坏性读出 ”，读出“1”信息后必须进行“ 再生 ”操作，使被破坏的信息恢复到原来的状态。 9. 从存储功能来看ROM的结构，它由地址译码器和只读的存储矩阵两部分组成；从逻辑关系来看ROM的结构，它是由 与门 阵列和 或门 阵列构成的组合逻辑电路。 10. 由于PLA的与、或阵列都可以编程，所以能通过实现　　最简与或式　　　　从而实现组合逻辑。 11．可编程阵列逻辑（PAL）也分“与”阵列和“或”阵列，其中“　与　”阵列是可编阵的，“　或　　”是固定的。 12．利用施密特触发器的特性，可实现 波形变换 、波形整形、幅度鉴别 等功能。 13．单稳态触发器只有一个 稳定 状态，在外加脉冲的作用下，单稳态触发器翻转到一个 暂态 状态，该状态维持一段时间后即又回到原来的状态。 14．多谐振荡器也称 矩形波 发生器，与其他触发器不同的是，多谐振荡器没有稳态，但有两个 暂态 态。 15．555定时器是一种 模拟 电路和 数字 电路相结合的多用途中规模集成电路器件，在外围配以少量的阻容元件就可方便地构成施密特触发器、单稳态触发器和多谐振荡器等应用电路。 16．555定时器电路内部的电阻分压器由三个等值的电阻构成，电源电压经分压取得、作为比较器的输入参考电压，在无外加控制电压时，= 、= 。 17． 一个由555定时器构成的施密特触发器，电源电压为15V，在未外接控制输入情况下，它的回差电压 Δ= 5 V；在外接控制输入= 8V的情况下，它的回差电压 Δ= 4 V。 二、选择题 1．可由用户以专用设备将信息写入、写入后还可以用专门方法（如紫外线照射）将原来内容擦除后重新再写入新内容的只读存储器称为（ C ）。 A． MROM B. PROM C. EPROM D. EEPROM 2．（ B ）属于“易失性”存储器件，它们中存储的信息在断电后均将消失。 A．半导体ROM B. 半导体RAM C.磁盘存储器 D.光盘存储器 3．对于有10位地址和8位字长的存储器来说，其存储容量为（ D ）位。 A． 256 ×10 B. 512 ×8 C. 1024 ×10 D. 1024×8 4．动态RAM的基本存储电路，是利用MOS管栅-源间电容对电荷的暂存效应来实现信息存储的。为避免所存信息的丢失，必须定时给电容补充漏掉的电荷，这一操作称为“（ A ）”。 A．刷新 B. 再生 C.充电 D.放电 5．可编程阵列逻辑的简称为（ C ）。 A． PLD B. PLA C. PAL D. GAL 6．目前使用得最广泛的可编程逻辑器件是（ D ）。 A． PLD B. PLA C. PAL D. GAL 三、分析设计题 1．下图所示为某4×4 ROM电路的阵列逻辑图，请列出该电路所对应的真值表、各位位线输出与地址输入、间的逻辑关系，并分析其