低温共烧多层陶瓷电...docVIP

中国电子科技集团公司第四十三研究所技术文件 低温共烧多层陶瓷电路设计规范 介绍 本设计规范是根据LTCC生瓷带供应商提供的设计规范制定的，适用于军用及民用LTCC电路模块、微波电路模块的基本设计。此文件所包含的信息，接受者没有四十三所的同意不得向第三者提供。这份文件定义了标准的或最大的工艺叁数，在这份文件中的数据并不是 LTCC 的设计极限。为了提高电路的性能和降低成本以及工艺技术的提升会随时对本文件进行修改。如： ●工艺技术的进化； ●新材料的发展； ●客户的新需要； ●来自客户经验的反馈； 根据特定的需要, 经技术人员认可也可以超越该规范的限制。请经常和连络我们的技术部门，获取更多的信息和建议。 二、引用文件 本设计规范引用的文件：《混合微电子电路设计指南》；厚膜电路平面设计规范。 术语说明 后烧表面电阻 交错通孔 顶层 内埋电阻 内埋电容 内埋孔 内导带 导热孔 堆积孔 通孔间距 通孔直径 底层 材料系统 ●目前生产线上使用的LTCC材料组要有DuPont 951、HL2000。 ●用于高频电路的低损耗微波LTCC介质带材料：Ferro –A6 、DP943。 导体材料根据客户需要采用金系统和混合系统（外层是可以焊接的Pd/Ag导体及可丝焊的金导体，内层是Ag导体）。 LTCC生瓷带介质材料特性见表1 表1、生瓷带介质材料数据 性质 DP951 DP943 Ferro –A6S/M 厚度1) 951 C2 50 um 951PT 114 um 951P2 165 um 951PX 254um 943C2 50 um 943P5 127 um 943PX 254um 0.094㎜、0.187㎜ 烧结收缩率 （X、Y） 12.7±0.3% 9.5±0.3% 15.5±0.3% 烧结收缩率 （Z） 15±0.5% 10.3±0.5% 25±0.3% 介电常数 7.8（10MHz） 7.4(15G) 5.9（10MHz） 介质损耗 0.2%（10MHz） 0.09% 0.15%（10MHz） 绝缘电阻 ＞1012Ω（100VDC） 1012Ω（100VDC） ＞1014Ω（100VDC） 击穿电压 ＞1000V/25um 1000V/25um ＞1000V/25um 热导率 3W/mk 4.4W/mk 2W/mk 热胀系数 5.8ppm/K 6 ppm/K 7.8ppm/K 烧结密度 3.1g/㎝2 3.2g/㎝2 2.5g/㎝2 抗折强度 320MPa 230 MPa 130MPa 表2、导体材料性能 导体特性 陶瓷材料系统 Du Pont 951 陶瓷材料系统 Ferro A6 S/M 导体类型 内层 Ag, Au 外层Ag, Au, PdAg 内层 Ag, Au 外层Ag, Au, PdAg 顶层导体膜厚(μm) 10 ± 3 10 ± 3 内层导体膜厚(μm) 7 to 15 ± 2 7 to 15 ± 2 电阻 mΩ?/ 顶层(10 μm) Au 4 Ag 3 AgPd 30 Au 4 Ag 3 AgPd 30 电阻 mΩ?/ 内层 Au 4 Ag 3 Au 4 Ag 3 顶层导体粗糙度 (Rq μm RMS) (后烧) Au: 0.8 Ag: 0.9 电路布线版图布局 目前我们二种布图尺寸，见下图。一种为140×140mm（可用面积）。 170mm瓷片尺寸 140mm 对位标志 140 mm 切割线 可用面积 电路 图2、6Inch×6Inch基片布图尺寸 在电路布图时，各层的电路版图一定要设计上对位标记和对位孔，对位标记和对位孔的物理位置一定要重合，表层版图要设计上电路的切割线，但不要边框。在瓷片的可用面积范围内分布多块电路。注：以上尺寸为烧结前尺寸。 六、基板尺寸及误差 基板尺寸最大可达125×125mm2，基板尺寸误差一般≦±0.5%。烧结后基板电路图形收缩误差≦±0.3%。