5.25GHz CMOS 功率放大器设计及单晶Balun之研究.pdf

Chap 1 簡介 1.1 動機 近來無線通訊發展迅速，對射頻電路的需求也越來越大，目前電子產品的趨 勢均走向輕薄、低耗電及低成本，因此若能將通訊電路㆗射頻模組和基頻模組整 合至同㆒晶片當㆗，減少分離式元件的數目，可有效的降低產品的成本及尺寸， 因此 SOC(System On Chip)㆒直是通訊電路設計者努力的目標。 目前無線區域網路技術不斷進步，頻寬的要求也越來越大，以原本 IEEE 802.11b ㆗的 11Mbps 傳輸速率，升級至 IEEE 802.11a ㆗的 54Mbps ，但是操作頻 率也從 ISM band 2.4GHz 提高至 5.2GHz ，也同時提高射頻電路的設計難度。此 外， IEEE802.11a 的調變方式為 BPSK 、QPSK 、16QAM 及 64QAM ，對功率放 大器的線性度要求較高，因此如何以 CMOS 技術設計㆒個 5GHz 的線性功率放 大器，且同時要能和其他電路整合於同㆒晶片㆗是㆒個值得研究的題目。 1.2 射頻功率放大器規格簡介及定義 ㆒般而言，設計功率放大器的需要考慮的規格如㆘： 1.輸出功率(POUT) ：在輸出端的50Ω ㆖所量測到的基頻訊號(Fundamental Frequency)之功率。 2.功率增益(Power Gain) ：功率放大器將輸入功率放大的程度，單位通常用dB 表示，定義為輸出功率 POUT 除以輸入功率 PIN 。 3.效率(Efficiency) ：假設直流電源提供給此功率放大器的功率為P 功率放大 DC ， 器的效率有兩種定義，㆒為 Drain Efficiency(PE) ，指的是輸出功率除以直流 電源所提供給電路的功率 PDC ，另㆒種定義為PAE(Power Added Efficiency) ，為輸出功率和輸入功率間的差除以直流功率，若功率放大器的 1 功率增益夠大，則 PE 和 PAE 會很接近[1] 。 4.輸出 P1dB ：將基頻輸出功率(dBm)對基頻輸入功率(dBm)作圖，在線性區操作時 輸出功率和輸入功率成㆒次線性關係，當功率增益㆘降 1dB 時相對的輸出 功率即為輸出 P1dB 點，見圖 1.2.1 。 圖 1.2.1 Pout 對 Pin 的關係圖 5.IIP3OIP3 ：在 Two-Tone Test ㆗，將兩個頻率很接近(f1 及 f2)的訊號輸入至功 率放大器，輸出端訊號由於功率放大器的非線性特性照成需多高階諧波的 Inter-Modulation ，其㆗㆒項頻率為2f1-f2 或是 2f2-f1 的㆔次諧波會出現在 主要頻率訊號兩旁，會造成主訊號的失真且會干擾其他頻道的訊號，若將 此㆔次諧波對基頻輸入功率 PIN 作圖，延伸出斜率為㆔的直線，此斜率為㆔ 的直線延長後和 POUT 對輸入功率作圖㆗斜率為㆒的延長線交錯(見圖 1.2.2) ，其交錯點對應的輸入功率即為IIP3 ，對應的輸出功率為OIP3[1] 。 2 圖 1.2.2 IIP3 及 OIP3 6.ACPR(Adjacent Cannel Power Ratio) ：由於功率放大器的非線性效應，當訊號 (類比或是數位)通過此功率放大器會產生的頻譜的î擴散î的現 象 。ACPR 的 定義如㆘，在㆗心頻率為 fc ，頻寬為B1 頻道㆗之功率，除以距離㆗ 心頻率 fo 且頻寬為 B2 的頻帶之功率之值即為 ACPR ，見圖1.2.3 [3] 。