- 1、本文档共31页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《dc使用》.doc
DC使用说明
文件说明:在进行下面的演示时需要用到两个文件,一个是example1.v,它是描述一个电路的verilog代码,我们的目标就是用DC综合这个代码得到满足约束条件的电路网表;另一个是dc.scr,它是综合example1.v的脚本文件。这两个文件都在/home/stu100目录下,大家把它们拷贝到自己的目录下,以备使用。
DC既可使用图形界面,也可不使用图形界面而直接运行脚本来综合电路。
一、DC图形界面的使用。
DC图形界面的启动
1.1 打开一个终端窗口,写入命令 dv –db_mode,敲入回车。
则DC图形界面启动,如下图所示
红框处是DC的命令输入框,以下在图形界面上的操作都可以在命令输入框中输入相应的命令来完成。
选择Help(Man Pages可以查看DC的联机帮助。相应指令:man。例:man man表示查看man命令的帮助。man create_clock表示查看creat_clock命令的帮助。
设置库文件
选择File(Setup
需要设置以下库文件,如下图。
相应指令:
set search_path [list /tools/lib/smic25/feview_s/version1/STD/Synopsys \
/tools/lib/smic25/feview_s/version1/STD/Symbol/synopsys]
set target_library { smic25_tt.db }
set link_library { smic25_tt.db }
set symbol_library { smic25.sdb }
点OK,设置完成。
读入verilog文件
选择File(Read
在打开文件对话框中选中要打开的文件,在这里我们选中example1.v文件。
在Log框中出现successfully字样表明读入文件成功。相应命令:read_file
点击红色箭头所指的按钮可以查看该电路的symbol图。
设置约束条件
设置时钟约束
在symbol图上选中clk端口
选择Attributes(Specify Clock
出来设置时钟约束的对话框,按下图设置,给时钟取名为clock,周期20ns,上升沿0ns,下降沿10ns。
点击OK,时钟约束设置完成。相应命令:creat_clock
设置复位信号约束
在symblo图中选中rst_n端口(在本例中它是复位端口),选择Attributes(Optimization Directives(Input Port
勾选Don’t touch network选项,点击OK。相应命令:set_dont_touch_network
4.3 设置输入信号延迟约束
同时选中输入端口a,b,c
选择Attributes(Operating Environment(Input Delay
设置Relative to clock为clock(即我们刚才加约束的时钟信号),并设置上升延迟为8ns(根据经验,该值是时钟周期的40%,本例中设置了时钟周期为20ns,20*0.4=8ns)
相应命令:set_input_delay
设置输出端口约束
在symblo图上选中输出端口o。
选择Attributes(Operating Environment(Output Delay
设置输出延迟为8ns
相应指令:set_output_delay
设置面积约束
选择Attributes(Optimization Constraints(Design Constraints
设置Max area的值为0,表明让DC向电路面积为0的方向来优化电路,使面积最小。当然,面积为0是达不到的。Max fanout为4,Max transition为0.5(具体含义参见SYNTHESIS.pdf)
相应命令:set_max_area,set_max_fanout,set_max_transition。
综合优化
选择Design(Compile Design
点击OK,相应命令:compile
在Log框中出现Optimization Complete字样表明优化完成,如下图所示。
查看报告
查看面积报告
选择Design(Report Area
点击OK,相应命令:report_area。
报告总面积为180.223999,单位是平方微米。
查看约束报告
选择Design(Report Constraints
在这里我们只查看all violators选项(勾选show all violators),该选项是报告综合后所有不满足原先设置的约束条件的条款。
从下
您可能关注的文档
- 《chap01 JAVA Web开发环境配置》.pptx
- 《Chap06 JAVA特性与课程Project》.pptx
- 《chapter 11 诗歌原文the waste land》.doc
- 《chapter03 Java语言的面向对象特征1_面向对象_类和对象_三大特性_成员_static_final》.ppt
- 《chapter03 Java语言的面向对象特征2_方法_构造方法_对象初始化》.ppt
- 《chapter03 Java语言的面向对象特征3_继承_this_super_多态》.ppt
- 《chapter10 Homologous recombination at the molecular level》.ppt
- 《chapter17-properties of light-PPT》.pdf
- 《chapter20-light wave》.pdf
- 《chapter21-light emision》.pdf
文档评论(0)