《Allegro PCB SI - 一步一步学会前仿真》.doc

目录1 CadenceAllegroPCBSI简介 71.1 高速PCB设计流程 72 AllegroPCBSI的前仿真 82.1 准备仿真模型和其他需求 82.1.1 获取所使用元器件的仿真模型 92.1.2 获取所使用连接器的仿真模型 102.1.3 获取所使用元器件和连接器的器件手册和用户指南等相关资料 102.1.4 获取所需的规范文档 102.1.5 了解相关电路和接口工作原理 102.1.6 提取与信号完整性相关的要求 102.1.7 预先创建拓扑样本 112.1.8 预先创建相对于不同阈值电压的眼图模板 112.1.9 预先创建自定义测量 122.2 仿真前的规划 122.3 关键器件预布局 132.4 模型加载和仿真配置 132.4.1 模型的转化 142.4.2 使用SIDesignSetup配置 152.4.3 选择需要配置的信号线 162.4.4 设置仿真库 182.4.5 设置电源和地网络 202.4.6 设置叠层 242.4.7 设置元器件类别 272.4.8 为元器件分配和创建模型 282.4.9 设置差分对 372.4.10 设置仿真参数 422.4.11 SIDesignAudit相关 502.4.12 提取拓扑 522.4.13 在SigXP中设置仿真库和仿真参数 542.4.14 在SigXP中绘制拓扑 582.5 方案空间分析 682.5.1 输出驱动力扫描分析 712.5.2 Stub长度扫描分析 732.5.3 线宽线间距扫描分析 742.6 方案到约束规则的转化 762.6.1 传输线延迟规则的设置 772.6.2 拓扑结构等传输线特性规则的设置 802.6.3 传输线耦合规则的设置 802.6.4 拓扑规则在约束管理器中的应用 813 AllegroPCBSI的后仿真 84表格表格1：RoutedInterconnectModels参数 45表格2：Simulation栏眉仿真参数 47表格3：IOCellStimulusEdit窗口中的选项 68图图1：传统的PCB设计流程图 7图2：AllegroPCBSI高速PCB设计流程图 8图3：眼图模式下的眼图模板 11图4：地址、命令和控制信号传输线拓扑 12图5：RDIMM的布局示意图 13图6：ModelIntegrity界面 14图7：使用ModelIntegrity将IBIS文件转换至DML格式 15图8：CadenceProductChoices产品选择器窗口 16图9：AllegroPCBSIGXL界面 17图10：SetupCategorySelection窗口 17图11：SetupXnetSelection窗口 17图12：AllegroPCBSIGXL关于网络设置的提醒框 18图13：SetupLibrarySearchDirectories窗口 19图14：SetupLibraryFileExtensions窗口 19图15：SetupWorkingLibraries窗口 19图16：SetupPowerandGroundNets窗口 20图17：AllegroPCBSIGXL电压赋值窗口 21图18：选择“EditVoltageOnAnyNetInDesign” 21图19：IdentifyDCNets窗口。 22图20：AllegroPCBSIGXL关于电源和地网络的提醒框 22图21：设置电源和地网络环节的SIDesignAudit窗口 23图22：SelectErrorstobeResolved窗口自动修复VTT问题 23图23：ChangePinUseofaPin窗口 24图24：选中管脚后的ChangePinUseofaPin窗口 24图25：SetupDesignCross-Section窗口 25图26：JEDEC规范中的RDIMMRCB0叠层 26图27：LayoutCrossSection窗口 26图28：SIDesignAudit窗口提示不合理的介电常数 27图29：SetupComponentClasses窗口 28图30：AssignValuestoDiscreteComponents窗口 29图31：AllegroPCBSIGXL分立元件赋值对话框 29图32：AssignModelstoComponents窗口 30图33：SIModelBrowser窗口的DMLModels栏眉 31图34：CreateEspiceDeviceModel窗口 32图35：在CreateIBISDeviceModel窗口中创建金手指模型 32图36：在CreateIBISDeviceModel窗口中创建SPD模型 33图37：SIDesignAudit窗口提示丢失的模型 33图38：SelectEr