DSP完整版.docVIP

第一.二章 1 DSP芯片的结构特点？ 答：（1）改进的哈弗结构 1，哈弗结构 DSP处理器将程序代码和数据的存储空间分开，各有自己的地址总线和数据总线。（目的是为了同时取指令和取操作数，并进行指令和数据的处理，从而大大提高运算速度） 2.，改进的哈弗结构 在改进的哈弗结构的基础上，使得程序的代码和数据的存储空间之间也可以进行数据的传送。 （2）多总线结构 多总线结构可以保证在一个机器周期内多次访程序和数据的空间。TMS320C54X内有P,C,D,E4条总线。 P:传送取自ROM的指令代码和立即数； C,D：传送从RAM读出的操作数；E:传送写入到RAM中的数据。(3)流水线技术 将指令的各个部分驻重叠起来执行，而不是一条指令执行完之后，才开始执行下一条指令。 第一条指令去指后，在译码时，第二条指令就取值，第一条指令取数时，第二条指令译码，而第三条指令就考试取值。（4）多处理单元（5）特殊的DSP指令（6）指令周期短 功能强（7）运算精度高（8）丰富的外设（9）功耗低 DSP最重要的特点是：特殊的内部结构，强大的信息处理能力及较高的运行速度。 2DSP分为两种：1，定点DSP，数据采用定点方式表示，正数表示是方法和小数表示方法。 2.浮点DSP，数据既可以表示成整数，也可以表示成浮点数。 3 DSP芯片可以归纳为三大系列：（1）TMS320C2000系列：适用于控制领域TMS320P2407（2）TMS320C5000 系列：应用与通信领域TMS320C54X(3)TMS320C6000系列：应用于图像处理TMS320C60X 区别：三者CPU内部结构相同，片内存储器，外设电路配置不同。 4：TMS320C54X的内部结构：（1）CPU 包括算术逻辑运算单元，乘法器，累加器，移位寄存器，各种专门用途的寄存器，地址生成器及内部总线。1，先进的总线结构（1条程序总线，3条数据总线和4条地址总线）2，位算术逻辑运算单元，包括1个40位桶形移位寄存器和2个独立的40位累加器3,17×17位并行乘法器，与40为专用加法器相连，用于非流水线是单周期乘法/ 累加运算（4）比较，选择，存储空间：用于加法/比较选择（5）指数编码器：可以在单个周期内计算40位累加器中数值的指数（6）双地址生成器：包括8位辅助寄存器和2个辅助寄存器算术运算单元（2）存储器系统 包括片内的程序ROM，片内单访问的数据RAM和双访问的数据RAM，外接存储器接口。1，192K字可寻址存储空间：64K字程序存储空间，64K字数据存储空间及64K字I/O空间 2，片内双寻址RAM 3，片内单寻址RAM（3）片内外设和专用硬件电路 包括片内的定时器，各种类型的串口，主机接口，片内的锁相环时钟发生器及各种控制电路。 5: C54XDSP片内有8条16 位的总线，即4条程序/数据总线和4条地址总线。（1）程序总线（PB）：传送取自程序存储器的指令代码和立即操作数。（2）数据总线（CB DB EB）将内部各单元连接在一起。其中，CB和DB传送独自数据存储器的操作数，EB传送写到存储器的数据。（3）4个地址总线PAB CAB DAB EAB）传送执行指令所需的地址。 6：C54XDSP的三个状态控制寄存器：（1）状态寄存器0（ST0）（2）状态寄存器1（ST1） (3)工作方式状态寄存器（PMST） 7： DP:数据存储器页指针（共512页，每页64K字），当STI中的CPL=0时，DP值与指令中的低7位地址一到形成16位数据存储器地址。DP值也有LD指令装入。RESET指令将DP赋为0 8：CPL：直接寻址编辑方式位（1）CPL=0:选用用数据页指针（DP）的直接寻址方式（2）CPL=1:选用堆栈指针（SP）的直接寻址方式 9:INTM中断方式位（1）INTM=0:开放全部可屏蔽中断（2）INTM=1：关闭所有可屏蔽中断 10：CI6：双16位/ 双精度算术运算方式位（1）CI6=0:ALU工作在双精度算术运算方式（2）CI=1:ALU工作在双16位算术运算方式 11：FRCT：小数方式位当FRCT=1，生乘法器中输出左移一位，以消除多余的符号位 12：IPTR:中断向量指针（15~7位，共9位）复位时，这9位全部置1，复位值为1FFh, 复位向量PC=IPTR+0000000=FF80h 13:OVLY:重复占位位，（1）OVLY=0：只能在数据空间而不能在程序空间寻址在片RAM（2）OVLY=1，片内RAM可以映像到程序空间和数据空间，但数据页0（00h~7Fh）不能影响到程序空间 14:ALU:算术逻辑单元：单指令周期 15：累加器A和B：都可以配置成乘法器/加法器或ALU的目的寄存器。保护位用作计算时的数据位余量，以防止诸如自相关那样的迭代运算时溢出。二者是4