数字集成电路低功耗设计方法的分析.pdfVIP

摘要 人类社会已进入到高度发达的信息化社会，信息化社会的发展离不开电 子产品的进步。现代电子产品在性能提高、复杂度增大的同时，功耗却一直 呈上升趋势。近年来，各种便携式电子产品增长迅速，如笔记本电脑，手提 电话和移动电子设备等。这些产品都需要靠电池供电，设计轻便、持久耐用 的产品必须考虑低功耗技术。 当工艺发展到深亚微米时，功耗对电路的影响使它成为了集成电路设计 中的第三维目标。低功耗技术对提高VLS[的可靠性及降低封装成本都有着 重要的意义。本论文的主要工作和创新如下： 1．详细分析了CMOS电路功耗的形成和评估方法，综述了低功耗设计 的基本方法及不同设计阶段的低功耗技术。 2．设计了20位的行波进位、跳跃进位、进位选择和超前进位加法器， 对其功耗进行了分析；设计了20位的单周期、双周期和四周期定点乘法器， 对其功耗进行了分析。 3．对视频编解码芯片处理器核指令集进行了功耗分析，为指令集提取和 应用编程提供了大量的功耗数据。 4．采用门控时钟技术开发了一套低功耗设计流程，通过对运动估计模块 的低功耗设计．验证了该流程的正确性和有效性。 与传统设计相比，功耗设计的同时必须考虑面积和延时约束。由于功耗 设计缺少高层次E