数字变频.docVIP

摘 要 数字下变频（DDC：Digital Down Convert）是将中频信号数字下变频至零中DSP器件处理速率的技术。实现这种功能的数字下 AD之后，是软件无线电中把信号数 本论文就高性能数字下变频器的理论及实现都作了较深入的探讨，主要内容下： 1、基于多速率信号处理理论讨论了数字下变频的原理，给出了数字下变频器FPGA中实现的结构详细讨论了数字下变频的工作 2、详细讨论了本论文实现的数字下变频系统中主要的几种算法，分别为：RDIC算法、CIC滤波器、半带滤波器、分布式算法； 3、将本论文实现的数字下变频器按功能模块划分，详细讨论了主要的数字下 4、针对数字下变频的FPGA实现，详细讨论了验证及测试的方法，并给出了FPGA; CORDIC算法(DDS).  ABSTRACT Digital Down Converter(DDC)converts digitized IF data into filtered baseband data which can be processed by a standard DSP microprocessor.DDC is a core part of a Software Defined Radio(SDR)system.Only by Digital Down Converter,the data processing work which used to be handled by hardware can be done by software. This paper discusses the realization of Digital Down Converter in detail,the main content is listed as following: 1.This paper discusses the theory of Digital Down Converter based on the principle of Multi-Rate Signal Processing and gives an example of an usual Digital Down Converter realization architecture.This Paper also discusses deeply about the working procedure of Digital Down Converter based on our own design; 2.This paper argues deeply the main algorithm used in Digital Down Converter design,such as:CORDIC algorithm,CIC filter theory,Half-Band filter theory,Distributed Arithmetic algorithm; 3.This paper discusses the application of the algorithm mentioned above in Digital Down Converter and the realization of functional modules in Digital Down Converter; 4.This paper discusses the verification of this Digital Down Converter design and gives testing results. Key words: Digital Down Converter(DDC); FPGA; CORDIC algorithm; HBF；DDS. 摘 要 1 ABSTRACT 2 第1章 绪论 6 1.1数字下变频技术的应用及前景 6 1.2国内外研究现状综述 6 1.3 FPGA在数字下变频领域的应用 7 1.4 本论文章节的安排 7 第2章 数字下变频的框架结构 9 2.1数字下变频的基本原理 9 2.2 数字下变频的系统结构 9 2.3 影响性能的主要因素和技术指标 11 2.4 本章小结 11 第3章 数字下变频的关键模块 12 3.1 DDC基于FPGA的设计流程 12 3.2可编程下变频模块 14 3.2.1 DDS介绍 14 3.2.2 DDS的系统结构 14 3.3 高效抽取滤波模块 15 3.3.1 CIC滤波器 15 3.3.2 HB滤波器 25 3.4 CORDIC算法 27 3.5 分布式算法 28 3.6 本章小结 30 第4章 数字下变频基于FPGA的设计与实现 30