面向SOC层次化可测性设计方法及研究.pdf

上海大学工学硕士论文 面向soc的层次化可测性设计方法研究 摘要 随着集成电路制造技术的快速发展，在单一芯片上集成整个系统的系统芯片 系统中芯片与芯片之间的互连延时，从而提高了系统性能。但SOC设计在采用 核的设计方法带来设计周期缩短、芯片成本降低的同时，测试问题也变的日趋困 难，甚至对芯片的测试比芯片本身的设计和生产要付出更高的代价。为了减少测 试设计的困难，本文从测试复用的角度，系统地研究了面向SOC的层次化可测 性设计方法。 面向SOC的可测性设计的首要阃题是系统级可钡I性设计测试簸略的确定， 本文在详细研究了基于总线测试、基于IEEE1149．1理论的边缘扫描测试的基础 Added 上，提出了用于VAD(VideoData)．SOC的层次化可测性设计方法。该方法 在IEEE 1149．1、IEEE 结构，包括mEE 这种方法的好处是极低的面积和引脚开销、灵活的复用性以及通用性。 确定了面向SOC的整体测试方案，随后对测试结构问题进行了研究。本文 首先研究了SOC的测试结构设计，这包括用于传送片