PCI+Express布线指南.pdfVIP

1． 简介 这个文档介绍了 PCI Express 布线过程中要注意的事项。 2. PCI Express 互连 PCI Express 是一种双单工连接的点对点串行差分低电压互联。 每个通道有两对差分信号：传输对 TXP/TXN，接收对 RXP/RXN。该信 号工作在 2.5 GHz 并带有嵌入式时钟。嵌入式时钟通过消除不同差分 对的长度匹配简化了布线规则。不断增加的 PCI Express 比特率需要 一些特别的设计。而其中最小化互连损耗和抖动预算是关键要求。 2.1 PCI Express 的PCB 叠层和参考面 在 PCI Express 并没有使用新技术。一般的 PC 主板设计成 4 层 叠层，而服务器，工作站和移动系统主板多使用 6 层或是更多层的叠 层。插卡可以使用 4 层或是 6 层叠层。使用 0.5OZ 的镀铜微带线和 1OZ 的铜带状线。 插卡的整体电路板的厚度必须是 0.062inch。移动平台的PCB 厚 度可以是 0.062inch 或是 0.050inch。 为了尽可能的减少损耗和抖动预算，最重要的考虑因素是设计的 目标阻抗，而且要保持阻抗的公差足够小。更厚的介质层和更宽的走 线将会减少损耗。微带差分线会比带状差分线产生更大的阻抗变化。 信号对应避免参考平面的不连续，譬如分割和空隙。当信号线变 化层时，地信号的过孔应放得靠近信号过孔。对每对信号的建议是至 少放 1 到 3 个地信号过孔。还有永远不要让走线跨过平面的分割。 2.2 走线 2.2.1 阻抗 PCI Express 的连接走线阻抗在 4层或 6层板时必须保持 100Ω 差分/60Ω 单端;而对 8层或 10层板阻抗为 85 Ω差分/ 55 Ω单端。 2.2.2 线宽和线距 差分信号的内部耦合和增加与周边的信号间距有助于减少有害 串扰的影响和电磁干扰 （EMI）的影响。在微带情况下，差分线的宽 度是 5 mil，差分对中的 2 条走线的间距是 7mil。差分对中信号线中 有 100mil 或超过 100mil 其信号线间距超过 7mil，那么可以把信号 线走成 7mil 的线宽。在带状情况下，差分线的宽度是 5mil，差分对 中的 2 条走线的间距是 5mil。 差分对之间的距离和差分对和所有非的 PCI Express 信号的距离 是20 mils或介质的厚度的4倍，选择其中更大的。如果非PCI Express 信号电压明显高于或者非 PCI Express 信号边缘比 PCI Express 信号 边缘快的话，2 者的空间应增加至 30 mil，以避免耦合。 2.2.3 长度和长度匹配 走线长度极大地影响了互联的损耗和抖动预算。PCB 的每英寸走 线可能会引进 1 皮秒至 5 皮秒的抖动预算和 0.35 分贝至 0.50 dB 的 损耗。 对于插卡来说，从金手指边缘到飞利浦的 PCI Express PHY 管脚 的走线长度应限制在 4 inch 以内。对于系统板，走线长度建议小于 12inch。 为了分散玻璃纤维束编织和介质层非增强表面树脂层的有效厚 度区域的影响，长距离走线必须与 XY 轴成一个斜的角度 （长走线应 该在板上走斜线）。 差分对中 2 条走线的长度的差距限制在最多 5 mil。每一部分都 要求长度匹配，与任何长度的增加 （典型的是 “蛇形线”部分）为差 分线长度匹配而增加的任何长度的走线应放在不匹配出现的位置。没 有传输差分对和接收差分对长度匹配的要求 （即只要求差分线内部而 不是不同的差分对之间要求长度匹配）。 2.2.4 弯曲 应尽量不使用弯曲，因为弯曲会给系统引入共模噪声，而这将影 响差分对的信号