如何设计最优化的状态机(论文资料).docVIP

如何设计最优化的状态机 前言：数字电路通常分为组合逻辑电路和时序电路，组合逻辑电路 outputs = F(current inputs) 时序电路?????outputs = F(current inputs,past inputs)有限状态机就是时序电路的数学抽象，一个有限状态机系统包括inputs ,outputs, states .状态机分为同步状态机（synchronous）和异步状态机(asynchronous),异步状态机由于输出信号不稳定，所以不详细讨论，对绝大多数设计来说，用的最广泛的是同步状态机。下面主要讨论了同步状态机的设计。一．状态机的基础知识1．1. moore状态机和mealy状态机的区别：2．1．1moore状态机输出只依赖于及其的当前状态，与输入信号无关。这是moore状态机的优点。下面是moore状态机的模型：moore状态机比较容易用数学的方式来分析，因此被更广泛的用在代数状态机理论中（algebraic FSM theory）。Mealy状态机输出依赖于机器现在的状态和输入的值，如果输入改变，输出可以在一个时钟周期中将发生了改变。其模型如下：图的说明：state memory :保存现在的状态(current state??s(t) )??????????state transistion function :根据现态和输入x(t),s(t+1)来决定下一个状态。??????????Output function :根据s(t)和x(t)来决定最后的输出。Mealy 状态机通常可以有更少的状态变量，因此在工程领域有更为广阔的应用，状态变量越少，则所需的存储单元就越少。下面用简单的实例来具体说明两者编程的区别，和综合出来的结果的不同：Mealy状态机的简单例子：1．????源程序：???demo_process:process(clk,reset)???begin???????if(reset = 1)then?????????state????= s0;?????????out1????= (others=0);???????elsif rising_edge(clk) then?????????case state is?????????????when s0 = if(in1 = 1)then?????????????????????????state = s1;?????????????????????????out1??= 1000;?????????????????????????end if;?????????????when s1 = if(in1 = 0)then?????????????????????????state = s2;??????????????????????????out1 = 1001;???????????????????????end if;?????????????when s2 = if(in1 = 1)then?????????????????????????state = s3;?????????????????????????out1 = 1100;???????????????????????end if;?????????????when s3 = if(in1 = 0)then ?????????????????????????state = s0;?????????????????????????out1 = 1111;???????????????????????end if;?????????????when others =???????????????????????null;?????????????end case;????????end if;end process;modelsim仿真结果：synplify综合结果：1．模块表示图：在这张综合图上可以明显得看出红线即input所参与决定的是状态的产生和输出。而且输出out1为了防止输出的波形不好（因为通过组合电路输出的波形不稳定），所以加了一个触发器。2．门级综合结果（仅作参考）：其中状态机模块编码采用两个触发器，见下图：所以如果在语言中没有对状态进行编码，那么综合器会自动将编码方式设为顺序编码。Moore状态机的简单例子：1源程序：??demo_process:process(clk,reset)??begin???????if(reset = 1)then????????????state????= s0;?