数模混合信号(ms)电路的可测试性设计研究.pdfVIP

摘 要 摘 要 随着集成电路的设计和制造工艺的迅速发展，尤其是多芯片组件（MCM ）、高密 度板上系统（SoB）和片上系统（SoC ）等的出现，混合信号电路的集成度越来越高， 测试变得越来越复杂，已经成为长期以来制约其发展的瓶颈。而可测试性设计（Design For Testability，DFT ）是解决这一问题的主要手段，其中内建自测试（Built-In Self-Test， BIST ）以其有较高的故障覆盖率和能完成自测试的优点成为一种广泛应用的DFT 技 术。 本文在深入研究 BIST 技术原理的基础上，对混合信号电路的 BIST 结构进行了 探索。针对数模混合信号电路测试所面临的困难，通过研究其电路的一般结构，提出 一种基于数/模分块的测试方法，并对混合电路的分块方法进行了讨论。以此为基础， 对于分块后的数字电路，研究一种可重构的 BIST 方法，重点讨论了可重构测试矢量 生成器和响应分析器在电路分块测试方案中的复用问题。而对于模拟部分，研究了一 种以方波信号作为测试激励，通过比较电路的响应输出波形变化来诊断故障的模拟电 路 BIST 方法，并重点对最佳测试矢量频率和最小响应输出采样点