第二章(8086微处理器)2010.ppt

本文观看结束！！！ 祝各位身体健康！万事如意！！ * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 各种周期的动态演示 T1状态，CPU通过多路复用引脚发送地址信息（包括BHE*引脚），指出要寻址的存储单元或外设端口的地址。在T1后期，使用ALE的下降沿将地址锁存。 T2状态，多路复用引脚的AD15～ AD0呈高阻状态，A19～A16和BHE*引脚输出状态信息。CPU发送读写控制信号，表明本次操作是读操作还是写操作。 8086的总线周期的概念 T3状态， A19～A16和BHE*引脚继续输出状态信息，数据总线上出现由CPU输出的信息或者从存储器或I/O端口读入的信息。 T4状态，在T4状态和前一个状态的下降沿处，CPU对数据总线采样，获得数据，总线周期结束。 如果由于外设或者存储器速度慢，没有准备好写入数据或者给CPU的数据，则在T3启动前通过ready通知CPU，CPU进入Tw状态等待，直到re