新数字电子 教学课件 王建 邵小英第一章 数字电子3、4.pptVIP

* 在线教务辅导网： 教材其余课件及动画素材请查阅在线教务辅导网 QQ:349134187 或者直接输入下面地址： 数字电子 二、集成逻辑门电路 所谓数字集成电路就是把电路元件都制作在一块芯片上的电路。数字集成门电路目前应用较多的有两类：即TTL集成电路和CMOS集成电路。在集成逻辑门电路中，较典型的门电路是与非门。 1．TTL与非门 （1）TTL与非门电路 图1-16是常用的TTL与非门电路。 第一节 逻辑门电路 数字电路 图1-16 TTL与非门电路 数字电子 T1是多发射极晶体管，可把它的集电结看成一个二极管，而把发射结看成与前者背靠背的几个二极管，如图1-17所示。这样，T1的作用和二极管与门的作用完全相似。 图1-17 集成电路中的多发射极晶体管 数字电子 （2）TTL与非门电路的工作原理 1) 输入端不全为高电平的情况 当输入端中有一个或几个为低电平（约为0.3V）时，则T1的基极与输入低电平发射极间处于正向偏置， T1的基极电位VB1 ≈0.3+0.7 =1V，它不足以向T2提供正向基极电流，所以T2管截止，以致T5管也截止。在T2管处于截止状态下，电源将通过电阻R2使晶体管T3和T4导通，所以输出端的电位为：VY = VCC －IB3R2－UBE3－UBE4 数字电子 因为IB3很小，可以忽略不计，于是 VY ≈ VCC－UBE3－UBE4 = 5－0.7－0.7 =3.6 V 即输出为高电平。 2) 输入端全为高电平的情况 输出端的电位为：VY = 0.3V 即输出为低电平。 所以图1—16电路的输入、输出关系符合与非逻辑，该电路是一个与非门。 数字电子 图1—18是两种TTL与非门的外引线排列图。一片集成电路内的各个逻辑门互相独立，可以单独使用，但共用一根电源引线和一根地线。 图1-18 TTL与非门外引线排列图 数字电子 （3）TTL与非门电路的电压传输特性 电压传输特性是研究TTL与非门电路的输入电压UI改变时，输出电压UO如何随之变化的特性曲线，如图1—19所示。 AB段——当UI＜0.7V时，V1饱和，V2、V5截止，V3、V4导通，输出电压UO≈3.6V，与非门处于截止状态。 BC段——0.7V≤UI＜1.3V时，TTL与非门的T2管开始导通，T2管的集电极电位VC2下降，输出电压UO随输入电压VI的增大而线性地减小。 数字电子 CD段——当UI≥1.3V之后，T5管开始导通，输出迅速转为低电平，Uo ≈0.3V。 DE段——当UI≥1.4V时，V5已饱和，保持输出为低电平。 数字电子 图1—19 电压传输特性 数字电子 几个主要参数： 1）UOH——对应于AB段的输出电压称为输出高电平电压UOH。 2）UOL——对应于DE段的输出电压称为输出低电平电压UOL。输出高电平电压UOH和输出低电平电压UOL是在额定负载下测出的。对通用的TTL与非门，UOH≥2.4V，UOL≤0.4V。 数字电子 3）UTH——在门电路输出电平发生转变时所对应的输入电平值，称为门电路的阈值电压VTH。由如图1—19可以看出TTL门电路的阈值电压UTH在1.4V左右。 当UI＞UTH时，与非门的输出管处于饱和状态，输出为低电平，此时称为开门；当UI＜UTH时，与非门的输出管处于截止状态，输出为高电平，此时称为关门。 数字电子 当UI＞UTH时，与非门的输出管处于饱和状态，输出为低电平，此时称为开门；当UI＜UTH时，与非门的输出管处于截止状态，输出为高电平，此时称为关门。 4）UOFF——在保证输出为额定高电平的90％的条件下，允许的最大输入低电平值称为关门电平UOFF。由如图1—19可以看出TTL与非门的UOFF ≈0.8V。 5）UON——在保证输出为额定低电平时所允许的最小输入高电平值称为开门电平ＵON。由图1—19可以看出UON ≈2V。 数字电子 6）tpd——平均传输延迟时间。如图1-20所示，在与非门输入端加上一个脉冲电压，则输出电压将有一定的时间延迟，从输入脉冲上升沿的50％处到输出脉冲下降沿的50％处的时间称为下降沿传输延迟时间，用tPHL表示；从输入脉冲下降沿的50％处到输出脉冲上升沿的50％处的时间称为上升沿传输延迟时间，用tPLH表示。tpHL和tpLH的平均值称为平均传输延迟时间，用tpd表示。tpd越小，电路的开关速度越高。