新数字电子技术 教学课件 初玲 第23次课时序逻辑电路的设计.pptVIP

* 在线教务辅导网： 教材其余课件及动画素材请查阅在线教务辅导网 QQ:349134187 或者直接输入下面地址： 1、同步时序逻辑电路的设计方法。 2、异步时序逻辑电路的设计方法。 23.1 同步时序逻辑电路的设计方法 设计关键： 根据设计要求 →确定状态转换的规律 →求出各触发器的驱动方程 设计步骤： （先简单介绍，通过以下的举例后，再进行总结，特别再点出设计关键） 1．根据设计要求，设定逻辑状态，确定触发器数目和类型。画出状态转换图。 2．状态化简 前提：保证满足逻辑功能要求 方法：将等价状态（多余的重复状态）合并为一个状态。 3．状态分配，列出状态转换编码表 通常采用自然二进制数进行编码。N为电路的状态数。 每个触发器表示一位二进制数，因此，触发器的数目n可按下式确定: 2n≥N2n–1 4．画状态转换卡诺图，求出状态方程、输出方程 选择触发器的类型（一般可选JKF/F或DF/F，由于JK触发器使用比较灵活，因此，在设计中多选用JK触发器。） 将状态方程和触发器的特性方程进行比较→驱动方程。 5．根据驱动方程和输出方程画逻辑图。 6．检查电路有无自启动能力。 如设计的电路存在无效状态时，应检查电路进入无效状态后，能否在时钟脉冲作用下自动返回有效状态工作。如能回到有效状态，则电路有自启动能力；如不能，则需修改设计，使电路具有自启动能力。 二、 同步时序逻辑电路的设计举例 掌握一种方法，需要通过一定的举例、做练习。因此本节内容的学习方法：课堂上听懂方法、步骤、关键点，再通过一定量的课后作业巩固。 [例1] 试设计一个同步六进制加法计数器。 解：设计步骤 （1）根据设计要求，设定状态，画状态转换图。 六进制→6个状态→用S0，S1，…，S5表示 （2）状态化简 本例中6个状态是有效状态。 （3）状态分配，列状态转换编码表。 选用三位自然二进制加法计数编码→列出状态转换编码表。 根据式2n≥N2n–1，→N＝6，n＝3，即采用三个触发器。选用TTL型边沿JK触发器 1 0 0 0 1 0 1 S5 0 1 0 1 0 0 1 S4 0 0 0 1 1 1 0 S3 0 1 1 0 0 1 0 S2 0 0 1 0 1 0 0 S1 0 1 0 0 0 0 0 S0 Y Q0n+1 Q1n+1 Q2n+1 Q0n Q1n Q2n 输出 次态 现态 状态转换顺序 （4）选择触发器的类型，求出状态方程，驱动方程和输出方程。 根据状态转换编码表→得到各触发器次态和输出函数的卡诺图。得 输出方程为：Y= Q2n Q0n 状态方程为： 状态方程和JK触发器的特性方程进行比较： 得驱动方程： 画出逻辑电路图： （6）检查电路有无自启动能力。 电路有一个无效状态111，将该状态代入状态方程中得000。这说明一旦电路进入无效状态时，只要再输入一个计数脉冲CP，电路便回到有效状态000。 因此，具有自启动能力。 [例2] 设计一个脉冲序列为10100的序列脉冲发生器。 解：设计步骤 （1）根据设计要求设定状态，画状态转换图。 由于串行输出Y的脉冲序列为10100，故电路应有5个状态，即N＝5，它们分别用S0 ，S1 ，…，S4表示。输入第一个时钟脉冲CP时，状态由S0转到S1 ，输出Y＝1：输入第二个CP时，状态由S1转为S2 ，输出Y＝0；其余依次类推。 0 0 0 0 0 0 1 S4 0 0 0 1 1 1 0 S3 1 1 1 0 0 1 0 S2 0 0 1 0 1 0 0 S1 1 1 0 0 0 0 0 S0 Y Q0n+1 Q1n+1 Q2n+1 Q0n Q1n Q2n 输出 次态 原态 状态转换顺序 状态转换编码表 （2）状态分配，列出状态转换编码表。 根据式2n≥N2n–1可知，在N＝5时，n＝3，即采用三位二进制代码。 （3）选择触发器类型，求输出方程、状态方程和驱动方程。 根据状态转换编码表→得各触发器次态和输出函数的卡诺图，进一步得出： 输出方程为： 状态方程 选用JK触发器 驱动方程 将状态方程与特性方程 比较 （4）根据驱动方程和输出方程画逻辑图。 （5）检查电路有无自启动能力。 该电路的3个无效状态101、110、111代入状态方程中进行计算后获得的010、010、000都为有效状态，这说明一旦电路进入无效状态时，只要继续输入时钟脉冲CP，电路便可自动返回有效状态工作。 *