新微机原理及接口技术 教学课件 吴叶兰 第二章 8086微处理器.pptVIP

第二章 8086微处理器 教学内容 2.1 8086/8088微处理器的功能结构 2.2 8086/8088的内部寄存器结构 2.3 8086/8088的总线周期 2.4 8086/8088引脚及功能 2.5 8086/8088的存储器结构 2.6 8086/8088的系统配置 2.7 8086/8088的操作时序 2.1 8086/8088微处理器的结构 8086/8088微处理器的特点 8086/8088微处理器的编程结构 8086/8088微处理器的工作原理 编程结构：指从使用者或程序员角度看到的结构，反应各部分之间的逻辑关系。与芯片内部的物理结构和实际布局有区别。 8086CPU从功能上可分为两部分： 总线接口部件（BIU）：负责CPU对存储器和外设进行访问 执行部件（EU）：负责指令的译码、执行和数据的运算 2.2 8088/8086的内部寄存器结构 通用寄存器（8个）: （AX~DX,SI,DI,BP,SP） 段寄存器（4个）: （CS,DS,SS,ES） 控制寄存器（2个）:（IP,PSW） 1、通用寄存器（8个） 数据寄存器（4个） AX （AH，AL）累加器 Accumulator BX （BH，BL）基数寄存器Base CX （CH，CL）计数寄存器Count DX （DH，DL）数据寄存器Data 地址指针和变址寄存器（４个） SI：源变址寄存器 DI：目的变址寄存器 BP：基址指针寄存器 SP：堆栈指针寄存器 3、控制寄存器（2个） IP（Instruction Pointer）指令指针寄存器， 它始终指向CPU下一条要取指令所在存贮器单元的偏移地址(段地址由CS提供)。 用户不能更改IP的值,只有CPU执行转移指令,子程序调用指令和子程序返回指令以及中断处理时,IP才作相应的改变。 3、控制寄存器（2个） 标志寄存器： 16位,但有用的只有9位： 状态标志: CF,PF,AF,ZF,SF,OF,共6位 控制标志：DF IF TF，共3位 控制标志(3个) DF： (Direction Flag)方向控制标志 DF＝0，存储器地址自动增加 DF＝1，存储器地址自动减少 控制标志(3个) IF(Interrupt Enable Flag)外部可屏蔽中断允许标志 IF＝1，则允许中断； IF＝0，则禁止中断； 控制标志(3个) TF（Trap Flag）：单步标志 TF＝0，处理器正常工作； TF＝1，处理器单步执行指令 为调试程序设置的一个控制标志 2.3 8086/8088的总线周期 为了便于对8086/8088CPU引脚功能的说明，本节简要介绍总线周期的概念。 8086/8088CPU在与存储器或I/O端口交换数据时需要启动一个总线周期。 按照数据的传送方向来分，总线周期可分为： “读”总线周期：CPU从存储器或I/O端口读取数据 “写”总线周期：CPU将数据写入存储器或I/O端口。 1个基本的总线周期=4个时钟周期 若把每个时钟周期称为1个状态T，1个基本的总线周期包括4个T状态，按时间的先后顺序分别称为T1、T2、T3、T4。 2.4 8086/8088引脚及功能 工作模式 引脚功能 最小工作模式 系统中只有8086或8088一个CPU，系统的所有总线控制信号都直接由8086或8088CPU产生，因此系统中的总线控制逻辑电路被减少到最小。 最大工作模式 系统中包含两个或两个以上CPU，其中一个主处理器就是8086或8088，其它的处理器被称为协处理器，它们是协助主处理器工作的。如8087数值运算协处理器，负责数值运算，提高系统的运算速度。8089输入/出协处理器，负责对I/O接口的操作，提高系统数据传输速度。系统的总线控制信号由总线控制器8288来提供。 最小模式下的引脚信号 数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚 特点： 采用分时复用的方式，减少引脚的数目。 有一部分引脚具有双重功能，即在不同时钟周期内，引脚的作用不同。 8086和 8088CPU是双列直插式芯片，共有40条引脚。 在两种模式下，引脚24~31有不同的名称和意义。 8086/8088CPU引脚 1. 数据和地址引脚 AD15 ~ AD0：双向、三态 分时复用的地址/数据 A19 / S6 ~ A16 / S3 ：输出、三态 分时复用地址/状态信号线 2. 读写控制引脚 BHE/S7 输出，三态，低电平有效 ALE（Address Latch Enable） 输出、三态、高电平有效 IO/M（Input and Output/Memory） I/O或存储器访问，输出、三态 WR（Write）：输出、三态 RD（Read）：输出、