新微机原理及应用 教学课件 胡钢 第三章.pptVIP

第三章 存储器 第一节 存储器的分类 第二节 随机存取存储器 第三节 只读存储器 第四节 外存储器 第一节 存储器的分类 除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法 按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失 半导体存储器的分类 一、读写存储器RAM 二、只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 一 、静态随机存取存储器SRAM 集成度低，但速度快，价格高，常用做Cache。 静态读写存贮器（SRAM）使用十分方便，在微型计算机领域获得了极其广泛的应用。现以一块典型的SRAM芯片为例说明其外部特性及工作过程。 （1） 8K×8bit的CMOSRAM芯片 ① 引线功能。6264（6164）有28条引出线，它们包括： A0~A12为13条地址信号线。 D0~D7为8条双向数据线。 ，CS2为两条选片信号的引线。 为输出允许信号。 是写允许信号。 NC为没有使用的空脚。芯片上还有+5V电压和接地线。 ② 6264（6164）的工作过程。 二、 动态存储器DRAM 动态RAM的单管基本存储单元 集成度高，但速度较慢，价格低，一般用作主存。 动态读写存贮器（DRAM），以其速度快、集成度高、功耗小、价格低在微型计算机中得到极其广泛地使用。 （1）动态存贮器芯片2164A的引线 A0~A7为地址输入端。 DIN和DOUT 是芯片上的数据线。 RAS为行地址锁存信号。 CAS为列地址锁存信号。 WE为写允许信号。 （2） DRAM的工作过程 ① 读出数据。 ② 写入数据。 ③ 刷新。 存储器芯片的扩展 存储芯片的位扩展 存储芯片的字扩展 存储芯片的字、位同时扩展 用16K×4bit的芯片扩展实现64KB存储器 存储器模块设计 确定芯片型号及数量 根据容量、速度、价格、功耗等要求，确定芯片的具体型号和数量。如考虑选用SRAM还是DRAM，是否需要E2PROM、FLASH等等 存储器模块设计 内存地址空间的分配 在PC机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选择的地址范围一般落在0C0000H ~ 0DFFFFH范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是否需要设置选择开关来在改变扩展存储器的地址范围 用户扩展存储器地址空间的范围决定了存储芯片的片选信号的实现方式 CPU与存储器的连接 一、存储器片选译码电路 例 设某系统地址总线宽度为20bit，数据总线宽度为8bit。现采用8K?8芯片实现32KB扩展存储器，要求其地址从0C0000H 开始，试画出该扩展存储器与系统三总线的连接方式。 用全译码法实现扩展存储器的片选设计 符合要求的全译码电路（一） 符合要求的全译码电路（二） 用部分译码法实现扩展存储器的片选设计 用线译码法实现扩展存储器的片选设计 ⑧ 64K*1 I/O ⑦ 64K*1 I/O ⑥ 64K*1 I/O ⑤ 64K*1 I/O ④ 64K*1 I/O ③ 64K*1 I/O ② 64K*1 I/O ① 64K*1 I/O D0 D7 … 用64K×1bit的芯片扩展实现64KB存储器 进行位扩展时，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列（位线扩展）形成整个模块的数据线（8bit宽度）。 A0 ~ A15 R/W CS 等效为 64K*8 A0 ~ A15 D0 ~ D7 R/W CS 如果存储器的容量要求是4K×8bit，而我们只有静态随机存取存储器2141（4K×1bit）满足不了8位的字长要求，此时就需要8片2141进行位扩展，由1位扩展为8位来满足要求。 如果存储器的容量要求是1K×8bit，而我们只有静态随机存取存储器2114（1K×4bit）同样满足不了8位