新数字逻辑设计与VHDL描述 第２版 教学课件 徐惠民 安德宁第八章 第八章.pptVIP

北京邮电大学 huimin@ 概述 专用集成电路的分类 ASIC是一种由用户定制的集成电路,它按制造过程的不同又可分为两大类 ： 全定制集成电路。由制造厂家,完全按用户提出的要求，设计和生产的集成电路。 半定制集成电路。由制造厂生产出标准的半成品,然后由制造厂根据用户提出的要求,再对半成品进行加工,实现预定的功能的集成电路。 概述 PLD的基本结构 可编程逻辑器件(Programmable Logic Device 简称PLD)就是一种由用户编程实现某种逻辑功能的半定制集成电路。 PLD包含了实现与或表达式的与门阵列(简称与阵列),或门阵列(简称或阵列)和触发器。 概述 PLD电路的表示方法 由于PLD的阵列规模大,它的与门和或门的表示方法和传统的表示方法不同。 PLD的连接表示法： 概述 PLD中与门,或门及简化与门的表示方法： 概述 阵列图是用来描述PLD内部元件连接关系的一种特别的逻辑图。 概述 PLD的分类 按与或阵列可编程性分类 与阵列固定,或阵列可编程的PLD，可擦除可编程只读存储器即属于此类PLD。 与或阵列均可编程的PLD，就是一般所说的PLA器件。 与阵列可编程,或阵列固定的PLD，可编程阵列逻辑(PAL),通用阵列逻辑(GAL)等均属于此类PLD。 概述 按集成度分类 低密度可编程逻辑器件(LDPLD) ，集成度小于1000门/每片的可编程逻辑器件，PAL和GAL属于此列。 高密度可编程逻辑器件(HDPLD)，集成度大于1000门/每片。复杂的可编程逻辑器件CPLD和现场可编程门阵列FPGA都属于HDPLD。 概述 按编程工艺分类 熔丝或反熔丝编程器件。通过熔丝的连接或断开实现连接编程。属于一次性编程。 浮栅编程器件。采用悬浮栅储存电荷的方法来保存数据。通过注入或擦除悬浮栅的电子来实现编程。 静态存储器(SRAM)编程器件。将决定系统逻辑功能和互连的配置数据 存储在SRAM，并由此决定PLD的连接。 概述 PLD的性能特点： 减小系统体积 增强了逻辑设计的灵活性 提高了系统的处理速度和可靠性 缩短了设计周期,降低了系统成本 系统具有加密功能 只读存储器ROM ROM的逻辑结构 ROM是由地址译码器(即与阵列组成的最小项译码器)、可编程或阵列(又叫存储矩阵)和三态输出级组成。 只读存储器ROM ROM的分类 固定只读存储器ROM 可编程只读存储器PROM 可编程可擦除只读存储器EPROM 紫外线照射擦除的UVEPROM 电擦除的E2PROM 只读存储器ROM 若单片ROM的容量不能满足使用要求时，可用多片ROM适当连接来扩展地址线和数据线。 只读存储器ROM 只读存储器ROM ROM的应用 ROM除了作为存储器使用外，还可以当作通用的组合逻辑电路，ROM的编程就是把组合逻辑电路的真值表存储在ROM中。 ROM的与阵列就是最小项发生器。 用ROM实现逻辑函数时，要将函数表示为最小项表达式。 选择所需要的最小项，由或阵列“相或”，就得到函数的实现。 不需要逻辑化简。 只读存储器ROM 例1：试用适当容量的PROM将四位二进制码转换为四位格雷码。 只读存储器ROM 由真值表可写出输出函数式(最小项表达式）： G3=∑m（8、9、10、11、12、13、14、15） G2=∑m（4、5、6、7、8、9、10、11） G1=∑m（2、3、4、5、10、11、12、13） G0=∑m（1、2、5、6、9、10、13、14） 只读存储器ROM B-G码变换器的PROM阵列图： G3=∑m（8、9、10、11、12、13、14、15） G2=∑m（4、5、6、7、8、9、10、11） G1=∑m（2、3、4、5、10、11、12、13） G0=∑m（1、2、5、6、9、10、13、14） 只读存储器ROM 例2 用ROM实现序列信号发生器。 实现以下四组序列信号： F1= 0100110000011; F2= 0001101000111; F3= 0100010000111; F4= 1100111000110。 序列长度为13，需要4级触发器，构成模13的计数器，作为信号源。 再用ROM作为组合电路，产生序列。 只读存储器ROM F1=∑m（1、4、5、11、12）; F2=∑m（3、4、6、10、11、12）; F3=∑m（1、5、10、11、12）; F4=∑m（0、1、4、5、6、10、11）。 只读存储器ROM 例3 用PROM实现字符发生器。 用PROM实现字符发生器的基本原理是：将字符点阵予先存贮在PROM中，然后顺序的给出地址码，从存贮器中逐行读出字符的点