新数字逻辑 教学课件 武庆生 邓建 第八章.pptVIP

第八章 可编程逻辑电路 8.1 概述 8.2 只读存储器 8.3 可编程逻辑阵列(PLA) 8.4 可编程阵列逻辑(PAL) 8.5 通用阵列逻辑(GAL) 8.6 复杂可编程逻辑器件(CPLD) 8.7 现场可编程门阵列(FPGA) 8.8 Verilog HDL简介 8.1 可编程逻辑器件PLD概述 8.2 只读存储器(ROM) . 8.3 可编程逻辑阵列(PLA) 8.4 可编程阵列逻辑PAL 8.5 通用阵列逻辑GAL 8.6 复杂可编程门阵列CPLD 8.7 现场可编程门阵列FPGA 8.7 Verilog HDL简介 A 输入 ≥1 F EN 1 1 A 输入 ≥1 F EN 1 1 Q Q CLK OE D (3) 带反馈的寄存器输出结构 输入 ≥1 =1 F EN Q Q OE D CLK 1 1 可编程 A (4) 加“异或”、带反馈的寄存器输出结构 ≥1 ≥1 =1 Q Q D EN F ≥1 ≥1 ≥1 ≥1 B A 输入 CLK OE AB A+B A+B A+B (5) 算术选通反馈结构 例: 试用PAL实现下列逻辑函数。 根据逻辑函数作出的PAL逻辑电路如下： A B C ≥1 ≥1 ≥1 F1 F2 F3 × × × × × × × × × × × × 1 1 1 ROM、PLA、PAL都是一次性可编程器件，在编程 后无法加以修改，但GAL则可电擦除反复编程。 普通型GAL：与门阵列可编程，或门阵列固定连 接。如GAL16V8、GAL20V8等。 改进型GAL：与门阵列可编程，或门阵列也可编 程。如GAL39V18等。 元OLMC,8个输出三态缓冲器、“与”阵列和时钟系统 、输出选通信号组成。 下图为GAL16V8的逻辑结构图。其由8个逻辑宏单 OLMC 1 OLMC 1 OLMC 1 1 1 I/O I/O I/O 1 1 1 2 3 9 1 一、GAL器件的性能特点 1、采用电可擦除工艺，使门阵列的每个单元可以 重新编程，整个器件的逻辑功能可以重新配置。一 般至少可以擦写100次。 2、采用高性能的E2CMOS工艺，使GAL器件具有双极 型的高速性能(12～40nS)，而功耗仅为双极型PAL 器件的1/2～1/4(45mA～90mA)。编程数据可保存20 年以上。 3、可编程的输出逻辑宏单元(OLMC)，使GAL器件对 复杂的逻辑设计具有极大的灵活性。 的功能可测试性。 以检查时序电路的自启动能力，使GAL器件有100% 4、 每个输出寄存器的状态可以进行预置，从而可 5、具有上电复位功能，开电源时向每个寄存器提 供一个复位信号，使寄存器的Q端为“0”。 6、电改写过程快速，改写整个芯片只需数秒。 7、电路设有加密单元，可防止抄袭电路设计。 8、含有不受保密位控制的电子标签字，可存放标 识符方便了文档管理。 开始 定义逻辑 编译 模拟、调试 输出编码及编程 形成JEDEC文件 结束 编辑 编辑 检查 二、GAL器件的编程与开发过程 1、 GAL器件的开发流程 2、 编程所需设备 (1) 一台PC主机； (2) 一台GAL编程器； (3) 开发工具软件包； (4) GAL器件。 3、 编程步骤 (1) 源文件准备； (a) 根据设计要求，写出真值表、逻辑方程、或画 出状态图、原理图； (b) 用描述逻辑设计的专用高级语言，按一定格式 和规定书写源文件； (2) 编译处理。 用编译处理式语言处理软件对源 文件进行处理，产生一个标准的熔丝图文件(JEDEC 文件)和设计文档文件； (3) 硬件编程； (a)通过电缆将GAL编程器连接到PC机，启动编程器； (b)运行编程器工作程序，测试工作环境； (c)将GAL器件插入编程器插座； (d)调入JEDEC文件，对器件编程(烧录、下载)。 (4) 验证。取下已编程的器件，实际测试验证。 三、GAL器件应用举例 或门、与非门、或非门、异或门、同或门。 例1：用GAL16V8设计如下6个基本逻辑门：与门、 6个基本逻辑门的逻辑表达式为: 的设计源文件如下： 基本逻辑门。用ABEL－HDL语言写出的基本逻辑门 根据以上要求，采用一片GAL16V8就可以实现6个 MODULE BASIC-GATES //头部 TITLE ‘BASIC GATES’ //说明部 IC1 DEVICE ‘P16V8S’; A1,B1,A2,B2 PIN 19,1,2,3; 输入引脚定义 A3,B3,A4,B4 PIN 4,5,6,7; A5,B5,GND PIN 8,9,10; A6,B6,F6,F5 PIN 11,