新电工与电子技术 教学课件 韩敬东 第8章.pptVIP

（2）特性方程 根据功能真值表画出卡诺图可以得到特性方程，也可以根据JK触发器的特性方程推导获得。 ，即 （3）状态转换图如图8.18所示。 图8-18 T触发器的状态转换图 （4）波形图 我们从T触发器的功能分析上，不难发现，其实它是JK触发器的特例，因此若给定时钟CP和输入信号T的波形图，根据表8.7很容易就可以画出Q和 的输出波形，读者可自行画一画。 另外，除了时钟脉冲输入端CP、控制输入端及触发器输出端外，绝大多数实际的触发器电路还有直接置位输入端 （置1端）和直接复位输入端（置0端） 。 以D触发器为例，其逻辑符号如图8.19所示，功能真值表如表8.8所示。 图8-19 带置位、复位输入的D触发器符号 1 1 × × 0 0 0 1 ↑ 0 1 1 1 0 ↑ 1 1 1 1 0 × × 0 1 0 1 × × 1 0 D 输 出 输 入 表8.8 带置位、复位的D触发器功能真值表 当直接置位输入端（置1端） 和直接复位输入端（置0端） 都为“1”时，它们对触发器的工作无影响；当 为“1”，而 为“0”时，不管CP和控制输入端如何，触发器均被置“0”； 当 为“1”，而 为“0”时，则不管CP和控制输入端如何，触发器均被置“1”； 当 和 同时为“0”时，触发器的状态不确定，在应用时应避免出现这种情况。 由上述可知： ①不管CP和控制输入信号如何，通过直接置位输入端（置1端） 和直接复位输入端（置0端） 可以改变输出状态。 ②在直接置位输入端（置1端） 和直接复位输入端（置0端） 均为“1”时，通过时钟脉冲和控制输入可改变输出状态。 不过请读者注意，有些时钟触发器的直接置位端 和直接复位端 在输入为负脉冲“0”时，对触发器没有影响，而是在加上正脉冲“1”后才起作用，这种情况下，直接置位端 和直接复位端 常分别记作SD和RD 。有的书本还常将直接置位端称作“预置”端，用 表示，将直接复位端称作“清除”端，用Clear表示。 8.2 计数器 8.2.1 计数器的基本概念 计数器（Count）是用来累计输入脉冲个数的时序逻辑部件。它是数字系统中用途最广泛的基本逻辑部件。它不仅可以进行计数，还可以对时钟脉冲进行分频、数字系统进行定时、程序控制操作及数字运算等。 计数器的种类繁多，可从不同的角度对计数器进行分类。 按计数器中的触发器状态更新是否同步，分为同步计数器和异步计数器，若计数脉冲CP同时送到所有触发器，各触发器状态更新是同步的，则是同步计数器，否则就是异步计数器。 按计数器计数的增减，分为加法计数器和减法计数器、可逆计数器（既可以进行加法又可以进行减法）。每输入一个脉冲就进行一次加l运算的计数器，称为加法计数器。以2进制加法计数器为例，它输入脉冲个数与自然态序二进制数及计数器中触发器状态的关系如表8-7所示。每输入一个脉冲就进行一次减1运算的计数器，称减法计数器。以三位二进制减法计数器为例，它输入脉冲个数与自然态序二进制数及计数器中触发器状态的关系如表8.10。可作加法运算，也可作减法运算的计数器，叫作可逆计数器。 1 1 1 9 1 0 0 9 0 0 0 8 0 0 0 8 1 0 0 7 1 1 1 7 0 1 0 6 0 1 1 6 1 1 0 5 1 0 1 5 0 0 1 4 0 0 1 4 1 0 1 3 1 1 0 3 0 1 1 2 0 1 0 2 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 Q0 20 Q1 21 Q2 22 输入脉冲序号 Q0 20 Q1 21 Q2 22 输入脉冲序号 表8.9 二进制加计数器状态转换表 表8.10 二进制减计数器状态转换表  按计数进制的不同，即有几个有效状态构成循环，分为二进制计数器和非二进制计数器。在数字电路中，广泛地采用二进制计数体系，与此相适应的计数器为二进制计数器。在输入脉冲的作用下，计数器按自然态序循环经历2n 个独立状态（n为计数器中触发器的个数），因此又可称作模2n 进制计数器，模数M = 2n 。 计数器在计数时所经历的独立状态数不为2n （M≠2n ），则可称为非二进制计数器，如十进制计数器、十二进制计数器等，其中最常见的是十进制计数器。循环中未出现的状态称为无效状态，电路可能由于其他原因进入无效状态，但若能在时钟脉冲作用下自动返回到有效状态，则称