新VHDL硬件描述语言与数字逻辑电路设计 第三版 侯伯亨7 13 第10章.pptVIP

　　　　　　 在数字系统设计初期，人们根据系统功能总会画出一些满足系统要求的电路框图，在这些电路框图中往往存在一些不合理或冗余的部分需要进行进一步优化，以提高系统的整体性能。这种冗余的部分在生成门级电路以后是很难去除的。因此，必须在电路框图阶段进行优化。 10.1.1 相同电路的处理　　 在系统设计的前期，设计人员不一定预先知道有多处存在着相同的运算电路，只有在画出电路框图后才会发现它们的存在。例如在图10-1(a)中，2个状态都需进行B+1运算，要正确实现其功能需要3个B+1的运算电路。但是，进行优化以后实际上只要用1个B+1的运算电路就可以实现正确的逻辑功能，如图10-1(b)所示。 　　 图10-1 多个相同运算电路优化实例(a) 有多个相同运算的电路；(b) 优化后采用一个运算电路 　　 如图10-1(a)所示，未优化的VHDL语言程序清单如下：　　ARCHITECTURE rtl of test IS　　 SIGNAL aReg，bReg，cReg：INTEGER RANGE 0 TO 1023；　　　　 BEGIN　　 PROCESS(clk) IS　　 BEGIN　　 IF(clk EVENT AND clk=1) THEN　　 CASE stateReg IS 　　 WHEN SO=　　aReg=bReg+1；　　bReg=bReg+1；　　cReg=aReg；　　stateReg=S1；　　 WHEN S1=　　 aReg=aReg；　　bReg=cReg；　　cReg=bReg+1；　　stateReg=S0； 　　 END CASE； 　　END IF；　END PROCESS；　　END ARCHITECTURE rtl 　　如图10-1(b)所示，优化后的VHDL语言程序清单如下：　　ARCHITECTURE rtl OF test IS　　　　 SIGNAL node: INTEGER RANGE 0 TO 1023；　　　　BEGIN　　node=bReg+1； 　　　PROCESS (clk) IS　　 BEGIN 　　IF (clkEVENT AND clk=1) THEN　　 CASE stateReg IS　　WHEN S0=　　 aReg=node；　　 bReg=node；　　 cReg=aReg；　　 stateReg=S1；　　WHEN　　 aReg=aReg；　　 bReg=cReg； 　　 cReg=node；　　 stateReg=S0；　　END CASE；　　END IF；　　END PROCESS；　　END ARCHITECTURE rtl； 10.1.2 运算顺序的改变　　在设计电路时适当地改变运算顺序就可以达到优化电路的目的。如图10-2(a)所示，为了进行node(b×a)+(b×c)的运算，按常规的运算顺序画出的数据流图如图10-2(a)中的左图所示。为实现该运算，需要2个乘法器和1个加法器。现在用因式分解的方法来改变原式的运算顺序，即先作加法后再进行乘法运算，即nodeb×(a+c)，其数据流图如图10-2(a)中的右图所示。修改运算顺序后，实现该运算只需1个乘法器和1个加法器。显然，这样就减少了电路的规模。 　　图10-2(b)示出了另一种改变计算顺序的方法。原式node(((a+b)+c)+d)经改变后变为node((a+b)+(c+d))，这样做可使运算电路的级数减少，(a+b)和(c+d)可以进行并行运算，从而提高了电路的运算速度。　　在用VHDL语言编程时，可以在源程序中加括号来改变运算顺序，也可以将中间运算结果视为节点来控制运算顺序。这样做可使源程序在编译或综合时就能达到优化电路的目的。 　　 图10-2 改变运算顺序优化电路(a) 缩小了电路规模；(b) 提高了运算速度 10.1.3 常数运算的运用　　在前面已经提到，计算机工作时状态有Fetch、Decode等，在形成门级电路时通常将这些状态名赋以常数值，如Fetch赋以0，Decode赋以1等。在运算式中使用布尔代数性质对常数进行操作可简化运算电路。例如：　　 x AND 1 = x　　x AND 0 = 0　　x OR 1 = 1　　x OR 0 = x　　 这种情况下，EDA软件在编译时都能进行自动化处理，其原因也就在于此。 10.1.4 相同运算电路的使用　　 在设计电路时，即使参与运算的数据不同，只要不是进行同