新Xilinx FPGA设计基础 VHDL版 含光盘 教学课件 李云松 全书 第7章.pptVIP

第7章 FPGA逻辑设计实验  7.1 实验一 熟悉Xilinx开发工具7.1.1 实验介绍　　本实验主要介绍Xilinx的开发工具——ISE的使用。7.1.2 实验目标　　● 了解FPGA的开发流程；　　● 熟悉Spartan-3E 开发套件的功能特点；　　● 清楚PicoBlaze 8位控制器的特性。 7.1.3 实验过程　　本实验包含五个主要的部分：使用ISE集成环境创建一个新的工程；添加设计文件到工程中；编译设计；仿真设计；实现设计。每个部分都有对应的详细步骤，并有图表辅助说明步骤的内容。读者可以按照详细步骤一步一步完成实验，也可以按照大的实验部分自行完成。 7.1.4 实验步骤　　首先，阅读PicoBlaze的说明文档，以便熟悉8位微控制器的体系结构和编译系统，可参考“..\KCPSM3\docs\”目录下的KCPSM3_manual.pdf 文档。本系列实验将使用基于PicoBlaze处理器的设计，举例说明ISE设计流程及其相关的各个重要工具。　　1．启动ISE创建一个新的工程　　(1) 选择“开始→程序→Xilinx ISE 9.1i”或直接在桌面双击Xilinx ISE 9.1i图标，打开ISE 9.1i集成环境。　　(2) 在ISE中，选择菜单栏中的 File→New Project，打开创建新工程界面，如图7.1所示。 图7.1 创建新工程界面 　　(3) 在工程名称填写栏里输入Flow_Lab；工程存放位置选择“…”按钮指定到下列目录之一，然后单击OK按钮。　　● ?Verilog users: c:\xup\fpgaflow\labs\verilog\lab1；　　● ?VHDL users: c:\xup\fpgaflow\labs\vhdl\lab1。　　(4) 单击Next按钮，将出现器件和设计工具选择对话框(见图7.2)。 图7.2 工程属性参数 　　(5) 在图7.2中选择下列参数，并单击Next按钮。　　? ?Family(器件类别)：Spartan3E；　　? ?Device(器件型号)：XC3S500E；　　? ?Package(封装)：FG320；　　? ?Speed(速度等级)：–4；　　? ?Synthesis Tool(综合工具)：XST (VHDL/Verilog)；　　? ?Simulator(仿真工具)：ISE Simulator (VHDL/ Verilog)；　　? ?Preferred Language(偏好语言)：Verilog or VHDL (select your preference)。 　　单击Next按钮，将会出现创建新文件的对话框，如图7.3所示，在这个对话框里可以通过单击New Source…按钮，按照用户定义的模块名称、端口属性等信息来创建一个新的HDL源文件，对文件的全部后续修改只能在HDL编辑器中完成。本实验所用到的HDL源文件已被创建好了，故此处不用单击New Source…按钮创建新文件。 图7.3 创建新文件对话框 　　(6) 单击 Next按钮，将会出现添加已有文件的对话框，如图7.4所示。 图7.4 添加已有文件对话框 　　2．添加HDL源文件到工程　　(1) 单击Add Source，浏览c:\xup\fpgaflow\KCPSM3\ VHDL or Verilog 目录。　　(2) 选择VHDL/Verilog 文件 kcpsm3_int_test 和 kcpsm3，并单击Open按钮。　　(3) 单击Next按钮，然后单击Finish按钮，将出现选择源文件类型对话框，如图7.5所示。 图7.5 选择源文件类型对话框 　　(4) 单击OK按钮，接受默认设置。　　注意：在分层显示列表中，会出现带有红色问号标记名为int_test的模块。这个模块是个BlockRAM，它包含PicoBlaze控制器的指令信息，这些指令信息将在随后的步骤中被添加。　　3．编译设计　　编写MY_AND2实体的VHDL代码。　　(1) 打开Windows搜索，在KCPSM3 子目录(c:\xup\ fpgaflow\KCPSM3\Assembler)里找到编译器(见图7.6)。 图7.6 编译器目录内容 　　(2) 使用诸如写字板这样的文本编辑器打开文件int_ test.psm，查看代码，可参考PicoBlaze 8-bit Embedded Microcontroller User Guide或KCPSM3 manual 得到技术帮助。这些文档存放在Docs子目录中。　　(3) 打开命令窗口(开始→程序→附件→命令提示符)。　　(4) 使用cd命令切换到Assem