第13章 门电路和组合逻辑电路课程.ppt

1、半加器 13.3.1 加法器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 加数 本位的和 向高位的进位 2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。 全加器的逻辑图和逻辑符号 实现多位二进制数相加的电路称为加法器。 串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。 为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。 13.3.2 数值比较器 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。 1位数值比较器 逻辑表达式 逻辑图 13.3.3 编码器 实现编码操作的电路称为编码器。 1、3位二进制编码器 输入8个互斥的信号输出3位二进制代码 真值表 逻辑表达式 逻辑图 2、8421 码编码器 输入10个互斥的数码输出4位二进制代码 真值表 逻辑表达式 逻辑图 3、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 逻辑表达式 * 第13章 门电路和组合逻辑电路 学习要点 逻辑门电路的逻辑符号及逻辑功能 组合电路的分析方法和设计方法 典型组合逻辑电路的功能 第13章 门电路和组合逻辑电路 13.1 逻辑门电路 13.2 组合逻辑电路的分析与设计 13.3 组合逻辑电路部件 13.1 逻辑门电路 　　获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。 　　逻辑0和1： 电子电路中用高、低电平来表示。 　　逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。 　　基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。 13.1.1 基本逻辑关系及其门电路 1、与逻辑和与门电路 当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。 实现与逻辑关系的电路称为与门。 F=AB 与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。 F=AB 逻辑与（逻辑乘）的运算规则为： 与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。 2、或逻辑和或门电路 在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。 实现或逻辑关系的电路称为或门。 F=A+B 或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。 F=A+B 逻辑或（逻辑加）的运算规则为： 或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。 3、非逻辑和非门电路 决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。 实现非逻辑关系的电路称为非门，也称反相器。 输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。 逻辑非（逻辑反）的运算规则为： 4、复合门电路 将与门、或门、非门组合起来，可以构成多种复合门电路。 由与门和非门构成与非门。 （1）与非门 与非门的逻辑功能可概括为：输入有0，输出为1；输入全1，输出为0。 由或门和非门构成或非门。 （2）或非门 或非门的逻辑功能可概括为：输入有1，输出为0；输入全0，输出为1。 13.1.2 集成门电路 1、TTL与非门 ①输入信号不全为1：如uA=0.3V， uB=3.6V 3.6V 0.3V 1V 则uB1=0.3+0.7=1V，V2、V5截止，V3、V4导通 忽略iB3，输出端的电位为： 输出F为高电平1。 uF≈5―0.7―0.7＝3.6V 3.6V 3.6V ②输入信号全为1：如uA=uB=3.6V 2.1V 则uB1=2.1V，V2、V5导通，V3、V4截止 输出端的电位为： uF=UCES＝0.3V 输出F为低电平0。 功能表 真值表 逻辑表达式： 输入有0，输出为1；输入全1，输出为0。 内含4个两输入端的与非门， 电源线及地线公用。 内含两个4输入端的与非门， 电源线及地线公用。 2、CMOS门电路 （1）uA＝0V时，VN截止，VP导通。输出电压uF