《三维集成电路中的关键技术问题综述.》.pdfVIP

第34卷第2期 杭州 电子科 技 大学 学 报 Vo1．34．No．2 2014年 3月 Journal of Hangzhou Dianzi University Mar．2014 doi：10．3969／j．issn．1001—9146．2014．02—001 三维集成 电路中的关键技术 问题综述 王高峰，赵文生 (杭州电子科技大学射频电路与系统教育部重点实验室，浙江杭州310018) 摘要 ：评述了三维集成电路的发展状况及面临的关键技术难题。简要分析了三维集成电路的设 计 自动化算法，并与二维集成电路设计方法进行 比较 ，指出了热驱动的物理设计和三维模块数 据结构是制约三维集成电路设计 自动化算法的关键因素。同时也详细介绍了三维集成电路中 的关键互连技术——硅通孔 (TSV)结构 ，给出了TSV的 电路建模方法并对其发展趋势给予了 展望 。 关键词：三维集成电路 ；硅通孑L；热驱动物理设计 ；建模与仿真 中图分类号：TN401 文献标识码 ：A 文章编号：1001—9146(2014)02—0001—07 0 引 言 CMOS集成电路发展至今，传统二维平面集成工艺已达集成密度极限，为了提升芯片性能 ，集成 更多晶体管，就必须增加芯片尺寸，而芯片尺寸增加带来全局互连距离的延长 ，从而引发了更严峻的 互连问题。要克服互连线带宽限制，必须实质性地改变设计方法。三维集成电路 (3．DIC)是传统二 维集成电路从平面集成方式向垂直方向立体集成方式的延伸…。具体地说 ，三维集成电路不同于二 维CMOS集成工艺只有单个有源层，而是具有多个有源层在垂直方向堆叠，信号主要是应用硅通孔 (Through—SiliconVia，TSV)结构进行传输，使不同分层的器件在最短路径上实现了全局互连，从而令 在二维大规模集成电路中达毫米甚至厘米长度的全局互连线缩短至 100 m 以内!因此，TSV被认 为是三维超大规模集成电路的一种最佳解决方案 J。本文简要论述了三维集成电路所面Il缶的机遇 和挑战，并针对三维集成电路的设计 自动化的发展趋势进行了展望 ，并着重详细介绍和评述 了三维 集成电路 中的关键互连技术——硅通孔(TSV)结构的电路建模方法及其发展趋势。 1 机遇与挑战 三维集成电路的机遇与挑战如表 1所示。三维集成电路的优势在于 ： 1)多层器件重叠结构使芯片集成密度成倍提高； 2) V结构使互连长度大幅度缩短，提高传输速度并降低了功耗； 3)重叠结构使单元连线缩短，并使并行信号处理成为可能，提高了芯片的处理能力； 4)多种工艺，如CMOS、MEMS、SiGe、GaAs“混合集成”，使集成电路功能多样化； 收稿13期：2014—01—07 基金项目：国家 自然科学基金资助项 目 作者简介：王高峰(1965一)，男，湖北英山人 ，教授，集成电路及 MEMS、EDA、计算电磁学、微纳电子学 2 杭 州 电子 科 技 大 学 学 报 2014妊 5)减少封装尺寸，降低设计和制造成本。 同时，三维集成电路也面临着极大挑战： 1)采用三维工艺后，有源器件集成密度的大幅提升促使芯片功耗剧增，加之芯片内部使用的电介 质填充材料导热性能不佳，种种不利因素使得三维集成电路芯片散热问题雪上加霜； 2)采用晶圆对晶圆接合技术时，三维集成电路的产量得到提高，但成品率随之显著减少； 3)三维集成电路中TSV间距远远小于传统系统级封装模具中输人／输出端 口的间距，这使得很难 针对三维集成电路中的TSV进行有效测试； 4)三维集成工艺中的每一步都会对最终成品率产生影响，需要在三维集成技术大规模生产前对这 些工艺问题开展进一步探索； 5)为了充分发挥三维集成技术的优势，我们还需要发展新的设计方法。 表 1 三维集成电路的机遇与挑战机遇 2 物理设计 自动化 简单的将二维物理设计方法扩展进行三维集成电路确实设计出可以使用