《简化CPU设计》-.docVIP

电子科技大学通信学院 简化CPU设计 2013年9月 一、课程设计要求 设计16位精简指令集CPU指令系统； 完成精简指令集CPU的结构设计和所有模块的代码编写，并仿真验证； 编写能够完成加法器﹑流水灯等功能的汇编程序，并翻译成二进制机器码； 设计CPU外围模块如分频器，存储器和IO接口，并在软件平台上仿真CPU执行程序的完整过程； 下载工程到FPGA芯片，在硬件资源上实现。 二、设计思路 1、CPU指令集系统设计 本课程设计所设计的RISC_CPU指令长度为16位，能够处理16位数据，指令中需要操作符，寄存器地址和立即数等字段。 完成立即数数据载入操作需要如下指令： mil：将立即数放在低8位 mih：将立即数放在高8位 因为一条指令无法载入完整16比特立即数数据，设计指令格式中用于存放立即数的字段为8bits，将16bits数据传递到通用寄存器需要2条指令，“mil R1,I(低8位)”将立即数I的低8位传递给通用寄存器R1，“mih R1，I(高8位)”将立即数I的高8位传递给通用寄存器R1。 完成存储器或I/O数据载入与存储的操作需要如下指令： lda：载入指定地址数据 sta：储存数据到指定地址 inp：从端口输入 oup：输出到端口 因为存储器中有些地址的数据可能是有工程意义的，对这些地址上的数据的处理是必不可少的。“lda Rd Rs”将通用寄存器Rs的数据作为指定