B3G测试平台的软硬件开发.pdfVIP

摘要 摘要 在B3G项Et(N家“863”FUTURE计划)中，电子科技大学负责下行链路设计， 主要是基于现场可编程门阵列(FPGA)进行开发。B3G项目需要开发专用的调试工 具(B3G测试平台)将各模块计算产生的大量数据传输到计算机上，再通过仿真链路 来验证模块的设计。B3G测试平台还提供了误码率测试的功能。 B3G测试平台的硬件是基于内嵌PowerPCTM405硬核的FPGA进行开发。在 PowerPCTM 405的外围总线上开发了串口控制器、B3G狈1]试工具、双倍数据流(DDR) 内存控制器、中断控制器等外设；整个系统还需要时钟、辅助逻辑等模块；为了 方便B3G测试平台的调试，将ChipScopeTM核也嵌入到了平台中。 串口控制器实现了兼容RS232C协议的串口异步发送和接收数据的功能，它是 PowerPC“405和计算机进行通信的硬件基础。 B3G测试工具基于Aurora协议实现了高速数据流(传输速率为Gbps)的传输， 数据先保存在DDR内存中，再通过串口将数据传送到计算机上，以便对数据进行 分析。通过这种方式来验证B3G项目的各个模块设计。B3G测试工具还利用了伪 随机(PN)序列对整个系统进行误比特率(BER)的测试。