《第五章存储器》.pptVIP

例5-1 当刷新周期为2ms时，1M×1位的DRAM芯片，内部结构为 512×2048，读/写周期为 100ns，问： （1）采用异步刷新方式，则刷新信号周期是多少？ （2）若采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间与死时间率分别为多少？ 存储芯片内部的组织结构 1K×4 SRAM芯片引脚主要有： 地址线、数据线、片选线、读写控制线、电源线、地线 1、有一个16K×16存储器，由1K×4的DRAM芯片（内部结构为64×64）构成，问： （1）采用异步刷新方式，如最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少？ （2）如采用集中刷新方式，存储器刷新一遍最少用多少个刷新周期？设存储器的读写周期为0.5us，死区占多少时间？死时间率为多少？ 2、图是某存储芯片的引脚图，请回答： （1）这个存储芯片的类型？ （2）存储芯片的容量。 （3）这个芯片是否需要刷新？为什么？ （4）若地址线增加一根， 存储芯片的容量变为多少？ 存储器与CPU连接时需要进行如下连接： ①数据线的连接 （若存储器芯片数据线不足，需扩充数据位，称为“位扩充”） ②地址线的连接 （若芯片的地址线少于系统的地址线，可利用多个芯片扩充寻址范围，称为“字扩充”） ③存储器芯片片选端的连接 片选端可看做最高位的地址线 ④读/写控制信号的连接