电工电子技术 第2版 作者 储克森 第七章 数字电路基础.pptVIP

电工电子技术 第2版 作者 储克森 第七章 数字电路基础.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第四节 基本数字部件 图7-36 各级触发器的波形图 2.集成计数器 第四节 基本数字部件 图7-37 SN7490A二—五—十进制 集成计数器外引线排列图 第四节 基本数字部件 表7-24 SN7490A功能表 (1)编码选择 若QA与CP2连接,计数脉冲从CP1输入执行8421BCD编码;若QD与CP1连接,计数脉冲从CP2输入执行5421BCD编码。 第四节 基本数字部件 表7-25 8421BCD码 表7-26 5421BCD码 (2)进位制选择 若由CP1输入,QA输出,则是二进制计数器;若由CP2输入,QDQCQB输出,为五进制计数器;将QA接CP2,由CP1输入,QDQCQBQA输出,为8421BCD码十进制计数器; 第四节 基本数字部件 若QD接CP1,由CP2输入,QAQDQCQB输出,则为5421BCD码十进制计数器。 (3)置0、置9和计数选择 若R0(1)=R0(2)=1且S9(1)或S9(2)中任一端为0,则计数器清零;若S9(1)=S9(2)=1,则计数器置9,处于“1001”状态;用于计数时,R0(1)、R0(2)和S9(1)、S9(2)均至少有一个为低电平。 (4)电源电压 4.5~5.5V,通常VCC=5V。 第五节 半导体存储器 一、概述   半导体存储器可以存放数据、指令以及运算的中间结果等信息,它实际上是大量寄存器按一定规律结合起来的整体。 二、只读存储器ROM   只读存储器是存放固定不变信息的存储器,它所存储的信息是预先写入的,一旦写入,信息便固定于存储器内,正常工作时只能读出不能写入,即使断电信息也不会丢失,因此称为只读存储器,简称ROM。 1)固定ROM:其存储的信息在生产厂制造时即固定下来,用户不能改变其存储内容。 第五节 半导体存储器 2)可编程ROM:又称为PROM(Programmable ROM),其存储的内容由用户按自己的需要写入,但只能写1次,一旦写入便不能再改动。 3)可改写ROM:又称为EPROM(Erasable PROM),其所存内容也可由用户写入,而且可以反复擦除再写入。 图7-38 ROM的原理结构图 第五节 半导体存储器 三、随机存取存储器RAM   随机存取存储器简称RAM,它可以在工作中随时从任何一个指定地址读出数据,也可以随时将数据写入任何一个指定的存储单元中去,因此这种存储器又称为随机读/写存储器。 图7-39 RAM的原理结构图 第六节 数字电路应用举例 图7-40 数字闹钟显示图 第六节 数字电路应用举例 图7-41 数字闹钟结构框图 1)标准时间源产生的秒脉冲是计时的基准信号, 第六节 数字电路应用举例 要求有高稳定度,通常由晶体稳频振荡器产生,再经分频电路获得,如所示。 2)计数译码显示器如图7-43所示。 图7-42 标准时间源组成电路 第三节 集成触发器 一、RS触发器 1.基本RS触发器 图7-17 基本RS触发器 第三节 集成触发器 1)当S=1,R=0时,则D1门有一个输入端为0,因而 =1;此时D2门的输入全为1,因而Q=0。 2)当S=0,R=1时,D2门有一个输入端为0,因而Q=1;此时D1门的输入全为1,因而=0。 3)当S=R=1时,若触发器原状态是Q=0,=1则D1门输入有0出1,D2门输入全1出0,此时Q=0,=1状态不变。 4)当S=R=0时,D1门和D2门都因输入有0出1而暂时为1态。 第三节 集成触发器 表7-10 基本RS触发器逻辑状态表 2.同步RS触发器 第三节 集成触发器 图7-18 同步RS触发器 第三节 集成触发器 表7-11 同步RS触发器逻辑状态表 二、JK触发器   从上述分析可看出,同步RS触发器是在CP为高电平时触发翻转,与基本RS触发器相比,对触发器翻转增加了时间控制,但这种翻转只能被控制在CP=1这一时间间隔之内,而不能控制在一个特定的时刻。 第三节 集成触发器 图7-19 主从型JK触发器 第三节 集成触发器 表7-12 JK触发器逻辑状态表 三、D触发器   主从JK触发器有多种逻辑功能,而且J、K可以是任意变量组合,因此是一种性能优良用途广泛的触发器,但它有两个输入端,在有些场合仅允许有1个输入控制端,我们把J端通过一级非门与K端相连,这样两个输入端合二为一,如图7?20所示,就构成了只有一个输入端的D触发器,其逻辑符号如图7?21所示。 第三节 集成触发器 图7-20 JK触发器转换成D触发器 第三节 集成触发器 图7-21 D触发器逻辑符号 第三节 集成触发器 表7-13 D触发器逻辑状态表 四、T触发器   T触发器是把主从型JK触发器的J、K端连在一起构成的,如图7?22所示,图7?23是它的逻辑符号。 第三节 集成触发器 图7-22 JK触发器转换成T触发器

文档评论(0)

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档